Post on 11-May-2020
Diseno de un emuladorde un canal BPL en FPGA
Nicolas Matsunaga
Laboratorio de Procesamiento de Senales de las ComunicacionesFacultad de Ingenierıa
Universidad de Buenos Airesnicomatsu@gmail.com
18 de julio de 2011
Nicolas Matsunaga (LPSC) Diseno de emulador de canal BPL en FPGA 18 de julio de 2011 1 / 10
Introduccion
Contenido
1 Introduccion
2 Canal
3 Diseno
Nicolas Matsunaga (LPSC) Diseno de emulador de canal BPL en FPGA 18 de julio de 2011 2 / 10
Introduccion
Algunas definiciones
Canal
Es todo aquello que se interpone entre el transmisor y receptor
subestación
modemPLC
PLC = Power Line Communcations
modemPLC
red decomunicaciones canal
BPL
Broadband over Power Lines
Emulador �= Simulador
Emulador: arquitectura HW/SW que intenta replicar de manera precisa elcomportamiento original de un sistemaSimulador: reproduce el modelo de comportamiento de un sistema
Nicolas Matsunaga (LPSC) Diseno de emulador de canal BPL en FPGA 18 de julio de 2011 3 / 10
Introduccion
Algunas definiciones (2)
FPGA
FPGA = Field Programmable Gate Array
código file 1 código file 2entity ffd is port ( clk_i: in bit; rst_i: in bit; d_i: in bit; q_o: out bit);end entity ffd;
entity sistema is ...architecture arq1 of sistema isbegin component ffd component dsp...
entity ...
ffd
dsp
FPGA
ffd ffd ffd
Caracterısticas a remarcar
con el codigo describimos HARDWARE
estamos programando las interconexiones
muy alta flexibilidad a costa de mayor complejidad
Nicolas Matsunaga (LPSC) Diseno de emulador de canal BPL en FPGA 18 de julio de 2011 4 / 10
Canal
Contenido
1 Introduccion
2 Canal
3 Diseno
Nicolas Matsunaga (LPSC) Diseno de emulador de canal BPL en FPGA 18 de julio de 2011 5 / 10
Canal
¿Por que estudiar el canal de comunicaciones?
Para obtener un sistema de alto rendimiento
Conocer con detalle las caracterısticas del canal
Desarrollar modelos matematicos apropiados
Para evitar investigacion indirecta
Ahorra tiempo y costos innecesarios
Para evitar el desarrollo de sistemas que sean inapropiados
Ej: falta de adaptabilidad al medio
Nicolas Matsunaga (LPSC) Diseno de emulador de canal BPL en FPGA 18 de julio de 2011 6 / 10
Canal
Caracterısticas del canal BPL
Lineas de tension
optimizadas para minimizar perdidas
topologıas relativamente complejas ⇒ multi-path
Ruidos
de fondo coloreado
de banda angosta
impulsivo periodico, asincronico con la red
impulsivo periodico, sincronico con la red
impulsivo aperiodico (incluye rafagas)
Respuesta en frecuencia
Fuerte caracterıstica pasabajos
Atenuacion variable, es f (·) de varios factores
Nicolas Matsunaga (LPSC) Diseno de emulador de canal BPL en FPGA 18 de julio de 2011 7 / 10
Diseno
Contenido
1 Introduccion
2 Canal
3 Diseno
Nicolas Matsunaga (LPSC) Diseno de emulador de canal BPL en FPGA 18 de julio de 2011 8 / 10
Diseno
Banco de trabajo
ADC DAC
DUT
DUT
IR Noise
Noise IR
ADC DAC
Workbench
Nicolas Matsunaga (LPSC) Diseno de emulador de canal BPL en FPGA 18 de julio de 2011 9 / 10
Diseno
Arquitectura
ruido coloreado
resp. frecuencia
ruido de banda angosta
ruido impulsivoperiódico asincr.
ruido impulsivoperiódico sincr.
ruido impulsivoaperiódico
+
+
Nicolas Matsunaga (LPSC) Diseno de emulador de canal BPL en FPGA 18 de julio de 2011 10 / 10