Post on 27-Jun-2015
1
MODULO IIELECTRONICA DIGITAL
DIPLOMADO EN AUTOMATIZACION Y
MEJORAMIENTO DE EQUIPOS
2006-2008 @ NAYIBE CHIO CHO
2
OBJETIVOS• Conocer los fundamentos de la electrónica digital, sus
aplicaciones y alcances en la automatización industrial
• Introducir los conceptos fundamentales de Electrónica Digital.
• Aprender a solucionar casos prácticos mediante la utilización de circuitos lógicos combinacionales.
• Tener una base para entender los modernos sistemas aplicados a la industria.
2006-2008 @ NAYIBE CHIO CHO
3
TEMAS• Introducción• Sistemas de Numeración• Compuertas lógicas• Circuitos combinacionales• Codificadores - Decodificadores • Multiplexores – Demultiplexores• Flip – flops• Circuitos secuenciales• Contadores • Memorias • Manipulación y tranferencia de datos
2006-2008 @ NAYIBE CHIO CHO
4
INTRODUCCION
• Representación Numérica:– Análoga : continuo– Digital : discreto
• Sistema digital– Redes lógicas : comportamiento de los números
binarios. Se emplean grupos de variables para representar un conjunto de datos.
2006-2008 @ NAYIBE CHIO CHO
5
– Circuitos eléctricos : construcción fisica del sistema digital usando componentes electrónicos.
– Descripción : hace referencia a la descripción del comportamiento de un sistema digital a través de un lenguaje de descripción de hardware (HDL)
2006-2008 @ NAYIBE CHIO CHO
6
Sistema Digital Procesa Información Binario
Binario
2 estados
0 1
apagado encencido
interruptor abierto interruptor cerrado
falso verdadero
bajo alto
2006-2008 @ NAYIBE CHIO CHO
7
SISTEMAS DE NUMERACION
• Sistemas de numeración :
– Decimal : base 10
– Binario : base 2
– Hexadecimal : base 16
– Octal : base 8
Presenta pesos específicos por cada posición del dígito o bit
2006-2008 @ NAYIBE CHIO CHO
8
DECIMAL (B-10) BINARIO(B-2) HEXADECIMAL (B-16) OCTAL (B –8)
00 0000 0 00
01 0001 1 01
02 0010 2 02
03 0011 3 03
04 0100 4 04
05 0101 5 05
06 0110 6 06
07 0111 7 07
08 1000 8 10
09 1001 9 11
10 1010 A 12
11 1011 B 13
12 1100 C 14
13 1101 D 15
14 1110 E 16
15 1111 F 17
2006-2008 @ NAYIBE CHIO CHO
9
• Grupo de bits = palabra
• Bit = 1 digito binario
• Nibble = 4 dígitos binarios
• Byte = 8 dígitos binarios
2006-2008 @ NAYIBE CHIO CHO
10
• Abreviaturas para potencias de 2Tamaño palabra
Número Abreviatura
8 bits 2^8 = 256
10 bits 2^10 = 1024 1 Kb
16 bits 2^16 = 65 536 65 Kb
20 bits 2^20 = 1 048 576 1 Mb
28 bits 2^28 = 268 435 456 256 Mb
30 bits 2^30 = 1 073 741 820 1 Gb
2006-2008 @ NAYIBE CHIO CHO
11
• Números en coma flotante– Representan números enteros grandes, números
pequeños y números con parte fraccionaria y entera
– Signo : negativo o positivo– Exponente : representa el número de lugares que se va
a desplazar el punto decimal o punto binario– Mantisa : representa la magnitud del número, está a la
izquierda de los X bits, la mantisa consta de X+1, bit más a la izquierda es siempre 1
Signo(S) Exponente (E) Mantisa (M)
2006-2008 @ NAYIBE CHIO CHO
12
• Ejemplo :Número decimal 251.706.900
Mantisa es 2517069
Exponente es 9
Este número en coma flotante se expresa :
0,2517069 x 109
2006-2008 @ NAYIBE CHIO CHO
13
• Estándar 754 de 1985 de la IEEE
PRECISION SENCILLA
PRECISION DOBLE
Total de bits 32 64
Bits Mantisa 23 52
Bits exponente 8 11
Sesgo del exponente 127 1023
2006-2008 @ NAYIBE CHIO CHO
14
• Convertir el número decimal 3.132 x 103 = 3132El número binario es 110000111100El bit más significativo no ocupa una posición, siempre es 1
La mantisa es el número fraccionario de 23 bits 10000111100000000000000
El exponente desplazado es 11+127 = 138 = 10001010
El número de coma flotante completo es :
0 10001010 10000111100000000000000
2006-2008 @ NAYIBE CHIO CHO
15
• Determine el número decimal del siguiente dato :
0 10001010 10000111100000000000000
Fórmula : Número = (-1) s (1 + F) (2 E-127)E = 100001010 = 138El bit de signo es cero
Número = (-1)0 (1.100001111) ( 2138-127)= 110000111100 = 3132
2006-2008 @ NAYIBE CHIO CHO
16
Decimal Magnitud con signo Complemento a 1 Complemento a dos
+0 0 000 0 000 0 000
+1 0 001 0 001 0 001
+2 0 010 0 010 0 010
+3 0 011 0 011 0 011
+4 0 100 0 100 0 100
+5 0 101 0 101 0 101
+6 0 110 0 110 0 110
+7 0 111 0 111 0 111
-0 1 000 1 111 -
-1 1 001 1 110 1 111
-2 1 010 1 101 1 110
-3 1 011 1 100 1 101
-4 1 100 1 011 1 100
-5 1 101 1 010 1 011
-6 1 110 1 001 1 010
-7 1 111 1 000 1 001
2006-2008 @ NAYIBE CHIO CHO
17
• CódigosRepresentan números, letras o palabras por medio
de simbolos = codificados
– BCD (decimal codificado en binario): cada digito decimal se representa por un equivalente binario10 grupos de código6 códigos no válidos
2006-2008 @ NAYIBE CHIO CHO
18
– GRAY : entre dos números sucesivos de una secuencia solamente cambia un bit. Código sin pesos
2006-2008 @ NAYIBE CHIO CHO
Dec B2 B1 B0 G2 G1 G0
0 0 0 0 0 0 0
1 0 0 1 0 0 1
2 0 1 0 0 1 1
3 0 1 1 0 1 0
4 1 0 0 1 1 0
5 1 0 1 1 1 1
6 1 1 0 1 0 1
7 1 1 1 1 0 0
19
– Conversión de binario a gray
1 + 0 + 1
1 1 1
– Conversión de gray a binario
1 + 0 + 1
1 1 0
20
– EXCESO 3 : código autocomplementador
– Código Alfanumérico• Representan números, letras y símbolos• 10 números y 26 letras
– ASCII (Código estándar americano para intercambio de información): 7 bits con 94 caracteres gráficos (26 letras mayúsculas y minúsculas, 10 números y 32 caracteres especiales) y 34 caracteres que se utilizan para funciones de control (creadores de formato, separadores de información y caracters que controlan la comunicación)
21
• Código ASCII extendido– 128 caracteres adicionales adoptados por IBM– 8 bits– Caracteres alfabéticos no ingleses– Símbolos de moneda no inglesa– Letras griegas– Símbolos matemáticos– Caracteres para gráficos– Caracteres para gráficos de barras– Caracteres sombreados
222006-2008 @ NAYIBE CHIO CHO
23
COMPUERTAS LOGICAS
• OR • En un proceso químico se tienen dos entradas una de temperatura y otra de presión, en el momento en que alguno de los dos alcance un cierto límite debe activar una alarma
A
BX = A+B
A B X = A+B0 0 00 1 11 0 11 1 1
2006-2008 @ NAYIBE CHIO CHO
24
• AND • NOT
A
B X = AB A X = A
A B X=AB0 0 00 1 01 0 01 1 1
A X = A0 11 0
2006-2008 @ NAYIBE CHIO CHO
25
• NOR • NAND
ABA
B
X = A + B
X = A + B
A
B
A
B X = A B
X = A B
A B X=A+B0 0 10 1 01 0 0 1 1 0
A B X=AB0 0 10 1 11 0 1 1 1 0
2006-2008 @ NAYIBE CHIO CHO
26
SIMBOLOS LOGICOS ESTANDAR IEEE/ANSI
• 1984 – Norma IEEE/ANSI 91-1984
1 1
& &
1
2006-2008 @ NAYIBE CHIO CHO
27
• OR exclusivo • NOR exclusivo
A
BX = AB +ABX = AB
A B X0 0 00 1 11 0 11 1 0
= 1
A
B
X = AB +AB
X = AB
A B X0 0 10 1 01 0 01 1 1
= 1
2006-2008 @ NAYIBE CHIO CHO
28
CIRCUITOS LOGICOS COMBINACIONALES
• Los circuitos constituidos por compuertas lógicas son llamados circuitos logicos combinacionales, para su análisis y descripción se utilizan:
– Teoremas Booleanos– Teoremas de DeMorgan– Compuertas lógicas
2006-2008 @ NAYIBE CHIO CHO
29
• ALGEBRA DE BOOLE
– 1854 George Boole “An invesigation of the laws of thought on which to found the mathematical theories of logic and probabiblities”
– Operaciones del algebra de Boole– Leyes Booleanas
- Ley conmutativa - Ley asociativa - Ley distributiva– Funciones Lógicas
2006-2008 @ NAYIBE CHIO CHO
30
• Operaciones del algebra de Boole– Negación o complemento– Adición– Producto
A B X = A+B0 0 00 1 11 0 11 1 1
A B X=AB0 0 00 1 01 0 01 1 1
A X = A0 11 0
31
• Leyes Booleanas– Ley conmutativa
1. X + Y = Y + X
2. X . Y = Y . X
– Ley asociativa1. X + ( Y + Z ) = ( X + Y ) + Z = X + Y + Z
2. X . ( Y . Z ) = ( X . Y ) . Z + (X . Y . X )
– Ley distributiva1. X . ( Y + Z ) = ( X . Y ) + ( X . Z )
2. ( W + X ) . ( Y + Z ) = W.Y + X.Y + W.Z + XZ
32
• Reglas del algebra de Boole
Se utilizan para simplificar las expresiones booleanas
1. X . 0 = 02. X . 1 = X3. X . X = X4. X . X' = 05. X + 0 = X6. X + 1 = 17. X + X = X8. X + X’ = 19. X’’ = X10. X + X.Y = X11. X + X’.Y = X + Y12. (X+Y)(X+Z) = X+YZ
33
• Teoremas de Morgan
Verifican matemáticamente la equivalencia de las compuertas
NAND y negativa-OR
NOR y negativa-AND
1. (X + Y)’ = X’ . Y’
2. (X . Y)’ = X’ + Y’
34
• Funciones Lógicas
– Es un conjunto de variables relacionadas entre sí debido a las tres operaciones, se representa como :
f = f (A,B,C,...)
35
• Simplificación de circuitos lógicos– Expresión Lógica puede estar en forma de :
• Suma de productos (SOP)
ABC + ABC
• Producto de sumas (POS)
(A+C)(B+C+D)
1. Obtener la expresión lógica por medio de SOP o POS
2. Simplificar por medio del teorema de boole y el teorema de DeMorgan o por Mapa de karnaugh
2006-2008 @ NAYIBE CHIO CHO
36
• Diseño de circuitos lógicos combinacionales
1. Tabla de Verdad
2. Expresión Lógica a partir de la tabla
de verdad
3. Simplificación
4. Implementar compuerta lógicas
2006-2008 @ NAYIBE CHIO CHO
37
• Ejemplo Se tiene un convertidor analógico digital
monitoreando el voltaje de una batería de 12 voltios, la salida del convertidor es un número binario de cuatro digitos que corresponde al voltaje de la bateria con pasos de 1 voltio. Las salidas del convertidor alimentan un circuito lógico que produce una salida ALTA cuando el voltaje de la bateria es mayor a 6 voltios.
Diseñe el circuito lógico
2006-2008 @ NAYIBE CHIO CHO
38
• Expresión lógica simplificada : X = BCD + A, con A como el MSB
• Ejemplo
Se tiene una alarma en un automóvil que funciona cuando :
- Las luces están encendidas y el vehículo apagado
- La puerta esta abierta y el vehículo encendido
2006-2008 @ NAYIBE CHIO CHO
39
• Ejemplo– Una planta de purificación de agua usa un tanque para
la esterilización química y un segundo tanque para sedimentar y airear el agua. Cada tanque está equipado con dos sensores que miden la altura y la tasa de flujo del agua en cada tanque. Cuando la altura o la tasa de flujo del agua en cada tanque es muy alta , los sensores producen una salida lógica alta. Diseñe un circuito lógico que active una alarma cada vez que la altura del agua en ambos tanques sea muy alta y la tasa de flujo en cualquiera de ellos sea también muy alta o cuando ambas tasas de flujo son muy altas y la altura del agua en algún tanque es muy alta
2006-2008 @ NAYIBE CHIO CHO
40
• Ejemplo– Para operar una prensa de estampado, el operador debe
presionar dos botones b1 y b2 separados un metro y lejos de la prensa . Cuando se presionan los dos botones, las variables lógicas b1 y b2 son iguales a 1. Entonces,es posible definir una nueva variable A = b1 . b2 .Adicionalmente al requerimiento de seguridad, se diseñó para trabajar en una de dos piezas Parte I (variable B) y Parte II (variable C) pero no en ambas. De esta forma, los estados lógicos aceptables para operar la prensa son “la parte I está en la prensa, pero no la parte II”, y “la parte II está en la prensa, pero no la parte I”. Finalmente para que esté en condiciones de operar, debe estar “lista” (variable D). Diseñar un circuito que verifique las condiciones que corresponden a la operación deseada de la prensa (1 = prensado, 0 = no prensar)
2006-2008 @ NAYIBE CHIO CHO
412006-2008 @ NAYIBE CHIO CHO
42
COMPARADORES
• Utiliza compuertas OR exclusiva , admite dos bits e indica en su salida si los dos bits son iguales o diferentes.
A0
B0
A1
B1
1 = SALIDA IGUAL
2006-2008 @ NAYIBE CHIO CHO
43
DECODIFICADORES
• Sólo una salida se activa por cada código de entrada, puede ser activado por un alto y el resto permanecen en bajo o se activan en bajo y el resto permanecen en alto
DECODIFICADORA0A1A2A3
AN-1
X0X1X2X3
XM-1
HABILITADOR
2006-2008 @ NAYIBE CHIO CHO
44
A2 A1 A0
E1 E2 E3
O7 O6 O5 O4 O3 O2 O1 O0
1 de 8 74ALS138
A2 A1 A0 O7 O6 O5 O4 O3 O2 O1 O00 0 0 0 0 0 0 0 0 0 10 0 1 0 0 0 0 0 0 1 00 1 0 0 0 0 0 0 1 0 00 1 1 0 0 0 0 1 0 0 01 0 0 0 0 0 1 0 0 0 01 0 1 0 0 1 0 0 0 0 01 1 0 0 1 0 0 0 0 0 01 1 1 1 0 0 0 0 0 0 0
E1 E2 E3 SALIDA0 0 1 Habilitado1 X X Deshabilitado (Altos)X 1 X Deshabilitado (Altos)X X 0 Deshabilitado (Altos)Internarmente esta formado
Por compuertas AND, NAND y NOT
2006-2008 @ NAYIBE CHIO CHO
45
DIRECCION DATO
DECODIFICADOR 6 A 64
SALIDAS
ENTRADAS
MEMORIA
2006-2008 @ NAYIBE CHIO CHO
46
CODIFICADORES
• Número de líneas a la entrada, al activarse una, produce un código de salida de N bits
CODIFICADOR
A0A1A2
AM-1
X0X1X2
XN-1
2006-2008 @ NAYIBE CHIO CHO
47
Internamente formado por compuertasNOT Y OR
A0 A1 A2 A3 A4 A5 A6 A7 O2 O1 O0X 1 1 1 1 1 1 1 0 0 0X 0 1 1 1 1 1 1 0 0 1X 1 0 1 1 1 1 1 0 1 0X 1 1 0 1 1 1 1 0 1 1X 1 1 1 0 1 1 1 1 0 0X 1 1 1 1 0 1 1 1 0 1 X 1 1 1 1 1 0 1 1 1 0X 1 1 1 1 1 1 0 1 1 1
CODIFICADOR 8 líneas a 3 líneas
A0 A1 A2 A3 A4 A5 A6 A7
O2 O1 O0
2006-2008 @ NAYIBE CHIO CHO
482006-2008 @ NAYIBE CHIO CHO
49
MULTIPLEXORES
• Selecciona una de varias señales de entrada y la envía a la salida
MULTIPLEXORI0I1
IN-1
SALIDA
SELECTOR DE DATOS
2006-2008 @ NAYIBE CHIO CHO
50
MUX 74ALS151
I0 I1 I2 I3 I4 I5 I6 I7 E
S0S1S2
Z Z
E S2 S1 S0 Z Z1 X X X 1 00 0 0 0 I0 I0 0 0 0 1 I1 I10 0 1 0 I2 I20 0 1 1 I3 I30 1 0 0 I4 I40 1 0 1 I5 I50 1 1 0 I6 I60 1 1 1 I7 I7
Internamente formado porCompuertas AND, OR y NOT
2006-2008 @ NAYIBE CHIO CHO
51
• Enrutamiento de datos : utilizando MUX 74ALS157 selecciona el contenido de los contadores BCD y lo envía a los visualizadores
CONTADOR 1 DECENAS
CONTADOR 2UNIDADES
CONTADOR 2 DECENAS
CONTADOR 1UNIDADES
MUX MUX
DECODIFICADORES DECODIFICADORES
VISUALIZADOR VISUALIZADOR
2006-2008 @ NAYIBE CHIO CHO
52
• Conversión paralelo a serial
MUX
RELOJ
DATOS
2006-2008 @ NAYIBE CHIO CHO
53
• Secuencia de operaciones
• Generación de funciones lógicas
2006-2008 @ NAYIBE CHIO CHO
54
DEMULTIPLEXOR
• Una entrada activa una salida, la cuál se escoge por medio de las líneas de selección
• Demultiplexor de 1 a 4DEMUX
ENTRADA
SELECTORES
SALIDAS
HABILITADOR
2006-2008 @ NAYIBE CHIO CHO
55
E S1 S0 X0 X1 X2 X3
0 0 0 0 1 1 1
0 0 1 1 0 1 1
0 1 0 1 1 0 1
0 1 1 1 1 1 0
1 X X 1 1 1 1
2006-2008 @ NAYIBE CHIO CHO
56
• Comunicación Multiplexor-Demultiplexor
MUXDEMUX
SELECTORES
SALIDASENTRADAS
2006-2008 @ NAYIBE CHIO CHO
57
• Selección de memoria• escribir una vez
RAM1 RAM2 RAM3 RAM4
SELECTORESSALIDAS
ENTRADA
DEMUX 1 A 4
2006-2008 @ NAYIBE CHIO CHO
582006-2008 @ NAYIBE CHIO CHO