Post on 07-Jul-2022
Tema 7. Sistemas secuenciales por Angel Redondo I.E.S Isaac Peral Torrejon de Ardoz 1
Tema 7. SISTEMAS SECUENCIALES
Tema 7. Sistemas secuenciales por Angel Redondo I.E.S Isaac Peral Torrejon de Ardoz 2
SISTEMAS SECUENCIALESSistemas secuenciales.Biestables
AsíncronosLatchFlip-flop
ContadoresAsíncronsosSíncronos
RegistrosSerie (o de desplazamiento)Paralelo
Tema 7. Sistemas secuenciales por Angel Redondo I.E.S Isaac Peral Torrejon de Ardoz 3
Sistemas secuenciales
• En los sistemas secuenciales, la salida en un instante de tiempo (t), depende de:– El estado de las entradas en ese instante (t).– De las salidas en el instante de tiempo (t-1).
• En los sistemas secuenciales, al elemento básico se le denomina biestable.
Tema 7. Sistemas secuenciales por Angel Redondo I.E.S Isaac Peral Torrejon de Ardoz 4
Latch R-S NOR Asíncrono
S
R Q
Q
R Q
QS
Prohibido11001110
No cambia00QtSR
Tema 7. Sistemas secuenciales por Angel Redondo I.E.S Isaac Peral Torrejon de Ardoz 5
Latch R-S NAND Asíncrono (I)
S
R Q
Q
No cambia11101010
Prohibido00QtSR
RQ
SQ
Tema 7. Sistemas secuenciales por Angel Redondo I.E.S Isaac Peral Torrejon de Ardoz 6
Latch J-K
Modo complementado11
101010
No cambia00QtKJ
J
K Q
Q
Tema 7. Sistemas secuenciales por Angel Redondo I.E.S Isaac Peral Torrejon de Ardoz 7
Dispositivos síncronos (I)
• Los elementos secuenciales síncronos, son aquellos que además de sus entradas de datos, poseen una entrada de control denomina CLOCK (CLK) o ENABLE (E).
• En los dispositivos síncronos, solo tendrán efecto los cambios de las entradas en la salida, cuando la entrada de control esté activa.
Tema 7. Sistemas secuenciales por Angel Redondo I.E.S Isaac Peral Torrejon de Ardoz 8
Dispositivos síncronos (II)• Los dispositivos síncronos pueden ser
activados por flanco o por nivel.
Por nivel Por flanco
EN CLK
EN CLK
Tema 7. Sistemas secuenciales por Angel Redondo I.E.S Isaac Peral Torrejon de Ardoz 9
Latch D (I)
D
Q
E
t
D
Q
QE
Tema 7. Sistemas secuenciales por Angel Redondo I.E.S Isaac Peral Torrejon de Ardoz 10
Flip-flop R-S
S
R Q
QCLK
S
R
Q
CLK
tProhibido11
001110
No cambia00QtSR
Tema 7. Sistemas secuenciales por Angel Redondo I.E.S Isaac Peral Torrejon de Ardoz 11
Flip-flop J-K (I)
J
K Q
Q
CLK
J
K
Q
CLK
tModo complementado11101010
No cambia00QtKJ
Tema 7. Sistemas secuenciales por Angel Redondo I.E.S Isaac Peral Torrejon de Ardoz 12
Flip-Flop J-K Complementado
• El flip-flop J-K complementado es aquel que posee sus entradas J y K conectadas a nivel “1” permanentemente.
J
K Q
Q
CLK
“1”
Q
QCLK
Tema 7. Sistemas secuenciales por Angel Redondo I.E.S Isaac Peral Torrejon de Ardoz 13
Flip-flop D (I)
D
Q
CLK
t
D
Q
Q
CLK
Tema 7. Sistemas secuenciales por Angel Redondo I.E.S Isaac Peral Torrejon de Ardoz 14
Entradas asíncronas (I)
• Son aquellas entradas que afectan a la salida independientemente de el estado de las entradas síncronas (D, J-K y R-S) y de la señal de reloj.
• Son dos:– SET (S) o PRESET (PR). Al activarla, provoca
que la salida Q se ponga a ‘1’.– RESET (R) o CLEAR (CLR). Un nivel activo
en esta entrada, resetea (pone a 0) la salida Q.
Tema 7. Sistemas secuenciales por Angel Redondo I.E.S Isaac Peral Torrejon de Ardoz 15
Entradas asíncronas (II)• Flip-flop J-K con entradas asíncronas
Preset/Clear
XX
CLK
11
1110
PR
111101
CL
Complementado11010101
No cambia000XX1XX
QtKJ
J
K Q
QCLK
CL
PR
Tema 7. Sistemas secuenciales por Angel Redondo I.E.S Isaac Peral Torrejon de Ardoz 16
Entradas asíncronas (III)
t
J
K
Q
CLK
PR
CL
J
K Q
QCLK
CL
PR
Tema 7. Sistemas secuenciales por Angel Redondo I.E.S Isaac Peral Torrejon de Ardoz 17
Integrados comerciales (I)
• Flip – Flop J-K:– 7473 Flip-Flop J-K Dual activo por flanco negativo con
terminar CLEAR.– 7476 Flip-Flop J-K Dual activo por flanco negativo con
terminales PRESET Y CLEAR.– 74107 Flip-Flop J-K Dual activo por flanco negativo
con terminar CLEAR.– 74109 Flip-Flop J-K Dual activo por flanco positivo
con terminales PRESET Y CLEAR.– 74112 Flip-Flop J-K Dual activo por flanco negativo
con terminales PRESET Y CLEAR.
Tema 7. Sistemas secuenciales por Angel Redondo I.E.S Isaac Peral Torrejon de Ardoz 18
Integrados comerciales (II)
• Flip-Flop D:– 7474 Flip-Flop D Dual activo por flanco positivo con
PRESET y CLEAR.– 74174 Flip-Flop D Hex activo por flanco negativo con
CLEAR.– 74175 Flip-Flop D Quad activo por flanco negativo con
CLEAR.– 74273 Flip-Flop D Octal activo por flanco negativo con
CLEAR.– 74374 Flip-Flop D Octal activo por flanco negativo.
Tema 7. Sistemas secuenciales por Angel Redondo I.E.S Isaac Peral Torrejon de Ardoz 19
Integrados comerciales (III)
• Latch S-R:– 74279 Latch S-R Quad.
• Latch D:– 7475 Latch D Quad.– 74373 Latch D Octal.
Tema 7. Sistemas secuenciales por Angel Redondo I.E.S Isaac Peral Torrejon de Ardoz 20
Contadores (I)• Los contadores son circuitos secuenciales cuya
salida representa el número de impulsos que se han aplicado a la entrada de control CLK.
• Está formado por biestables conectados entre si.• El número máximo de conteo es 2N-1, donde N
es el número de biestables.• El módulo del contador M (número de
combinaciones de salida), se determina por:
biestablesdenúmeronM n
=2=
Tema 7. Sistemas secuenciales por Angel Redondo I.E.S Isaac Peral Torrejon de Ardoz 21
Contadores (II)
• Clasificación:Ascendente
Tipo de conteoDescendente
Contadores
AsíncronoPor el modo de conectar CLK
Síncrono
Tema 7. Sistemas secuenciales por Angel Redondo I.E.S Isaac Peral Torrejon de Ardoz 22
Contador asíncrono ascendente (I)
• En los contadores asíncronos, la señal de reloj, solo se aplica al primer flip-flop (el que entrega bit LSB).
• El resto lo recibe del nivel de la salida Q del flip-flop anterior.
• A las entradas J y K de todos los biestables, se les aplica un nivel ‘1’ (implica que todos los JK están en modo complementado).
Tema 7. Sistemas secuenciales por Angel Redondo I.E.S Isaac Peral Torrejon de Ardoz 23
Contador asíncrono ascendente (II)
Q
QCLK
QA
Q
QCLK
QB
Q
QCLK
QC
CLK
QA
QB
QC
0 1 2 3 4 5 6 7
Tema 7. Sistemas secuenciales por Angel Redondo I.E.S Isaac Peral Torrejon de Ardoz 24
Contador asíncrono descendente (I)
• Como en el caso anterior, solo el primerflip-flop es controlado directamente por la señal de reloj.
• Las entradas J y K de cada biestable, tienen aplicado un nivel alto (1).
• Las entradas CLK del resto de los flip-flop es controlada por la señal Q del biestable anterior.
Tema 7. Sistemas secuenciales por Angel Redondo I.E.S Isaac Peral Torrejon de Ardoz 25
Q
QCLK
QA
Q
QCLK
QB
Q
QCLK
QC
Contador asíncrono descendente (II)
CLK
QA
QB
QC
0 4 27 6 5 3 1
Tema 7. Sistemas secuenciales por Angel Redondo I.E.S Isaac Peral Torrejon de Ardoz 26
Contador síncrono ascendente (I)
• En los contadores síncronos, la señal Clockse aplica a todas las entradas CLK de los biestables simultáneamente.
• Las entradas J y K de cada biestable dependerá de las salidas Q en el tiempo t-1.
• Para determinar la ecuación de las entradas J-K de cada biestable tendremos en cuenta lo siguiente.
Tema 7. Sistemas secuenciales por Angel Redondo I.E.S Isaac Peral Torrejon de Ardoz 27
Contador síncrono ascendente (II)
1XX0X0011111X11XX01010111X0XX0001101X1X11X1100011XX00X010110X11X0X1000101X0X0X000100X1X1X1111000J1K1J2K2J3K3QAQBQCQAQBQC
Entradast-1t
Tema 7. Sistemas secuenciales por Angel Redondo I.E.S Isaac Peral Torrejon de Ardoz 28
Contador síncrono ascendente (III)
1XX0X0011111X11XX01010111X0XX0001101X1X11X1100011XX00X010110X11X0X1000101X0X0X000100X1X1X1111000J1K1J2K2J3K3QAQBQCQAQBQC
Entradast-1t
1X1XQC
X1X1QC
QAQB
J1
QAQB QAQB QAQB
K1
X1X1QC
1X1XQC
QAQB QAQB QAQB QAQB
J1 = K1 = 1
Tema 7. Sistemas secuenciales por Angel Redondo I.E.S Isaac Peral Torrejon de Ardoz 29
Contador síncrono ascendente (IV)
1XX0X0011111X11XX01010111X0XX0001101X1X11X1100011XX00X010110X11X0X1000101X0X0X000100X1X1X1111000J1K1J2K2J3K3QAQBQCQAQBQC
Entradast-1t
K2
X1XQC
X1XQC
QAQB QAQB QAQB QAQB
1XXQC
1XXQC
QAQB
J2
QAQB QAQB QAQB
J2 = K2 = QA
Tema 7. Sistemas secuenciales por Angel Redondo I.E.S Isaac Peral Torrejon de Ardoz 30
Contador síncrono ascendente (V)
1XX0X0011111X11XX01010111X0XX0001101X1X11X1100011XX00X010110X11X0X1000101X0X0X000100X1X1X1111000J1K1J2K2J3K3QAQBQCQAQBQC
Entradast-1t
K3
1QC
XXXXQC
QAQB QAQB QAQB QAQB
XXXXQC
1QC
QAQB
J3
QAQB QAQB QAQB
J3 = K3 = QA QB
Tema 7. Sistemas secuenciales por Angel Redondo I.E.S Isaac Peral Torrejon de Ardoz 31
Contador síncrono ascendente (VI)
‘1’
J1
K1
Q
QCLK
QA
J2
K2
Q
QCLK
QB
J3
K3
Q
QCLK
QC
J1 = K1 = 1J2 = K2 = QA
J3 = K3 = QA QB
Tema 7. Sistemas secuenciales por Angel Redondo I.E.S Isaac Peral Torrejon de Ardoz 32
Contador síncrono descendente (I)
1X1X1X000111X1X0X01110111XX1X0011101X10XX01010011X1XX1001110X1X00X1100101XX10X010100X10X0X100000J1K1J2K2J3K3QAQBQCQAQBQC
Entradast-1t
Tema 7. Sistemas secuenciales por Angel Redondo I.E.S Isaac Peral Torrejon de Ardoz 33
Contador síncrono descendente (II)
1X1X1X000111X1X0X01110111XX1X0011101X10XX01010011X1XX1001110X1X00X1100101XX10X010100X10X0X100000J1K1J2K2J3K3QAQBQCQAQBQC
Entradast-1t
XX11QC
XX11QC
QAQB
J1
QAQB QAQB QAQB
K1
11XXQC
11XXQC
QAQB QAQB QAQB QAQB
J1 = K1 = 1
Tema 7. Sistemas secuenciales por Angel Redondo I.E.S Isaac Peral Torrejon de Ardoz 34
Contador síncrono descendente (III)
1X1X1X000111X1X0X01110111XX1X0011101X10XX01010011X1XX1001110X1X00X1100101XX10X010100X10X0X100000J1K1J2K2J3K3QAQBQCQAQBQC
Entradast-1t
XX1QC
XX1QC
QAQB
J2
QAQB QAQB QAQB
K2
X1XQC
X1XQC
QAQB QAQB QAQB QAQB
J2 = K2 = QA
Tema 7. Sistemas secuenciales por Angel Redondo I.E.S Isaac Peral Torrejon de Ardoz 35
Contador síncrono descendente (IV)
1X1X1X000111X1X0X01110111XX1X0011101X10XX01010011X1XX1001110X1X00X1100101XX10X010100X10X0X100000J1K1J2K2J3K3QAQBQCQAQBQC
Entradast-1t
XXXXQC
1QC
QAQB
J3
QAQB QAQB QAQB
K3
1QC
XXXXQC
QAQB QAQB QAQB QAQB
J3 = K3 = QA QB
Tema 7. Sistemas secuenciales por Angel Redondo I.E.S Isaac Peral Torrejon de Ardoz 36
Contador síncrono descendente (V)
‘1’
J1
K1
Q
QCLK
QA
J2
K2
Q
QCLK
QB
J3
K3
Q
QCLK
QC
J1 = K1 = 1
J3 = K3 = QA QB
J2 = K2 = QA
Tema 7. Sistemas secuenciales por Angel Redondo I.E.S Isaac Peral Torrejon de Ardoz 37
Divisor de frecuencia
• Los contadores pueden emplearse como divisores de frecuencia.
• En la figura se observa:
CLK
QA
QB
QC
fc
fc/2
fc/4
fc/8
Tema 7. Sistemas secuenciales por Angel Redondo I.E.S Isaac Peral Torrejon de Ardoz 38
Frecuencia de conteo (I)• Una desventaja de los contadores asíncronos, es su
menor velocidad de trabajo.– En ellos los biestables conmutan de forma secuencial, y
solo cuando la entrada CLK pasa de 1 a 0.
• Cada biestable tiene un tiempo de propagación (tiempo transcurrido desde que se produce el flanco de activación hasta que la salida varia su nivel).– La frecuencia máxima de trabajo viene dada por:
n t
1fP ·
= n = número de biestablestP = tiempo de propagación
Tema 7. Sistemas secuenciales por Angel Redondo I.E.S Isaac Peral Torrejon de Ardoz 39
Frecuencia de conteo (II)
• Los contadores síncronos solucionan este inconveniente.– Todos los biestables conmutan simultáneamente.
• De este modo solo consideramos el tiempo de propagación introducido por un biestable y el correspondiente a la puerta AND.– La frecuencia de trabajo es:
t t
1f2P1P +
= tP1 = tiempo de propagación del biestablestP2 = tiempo de propagación puerta AND
Tema 7. Sistemas secuenciales por Angel Redondo I.E.S Isaac Peral Torrejon de Ardoz 40
Frecuencia de conteo (III)
• Ejemplo: Calcular la frecuencia máxima de un contador de M=16.
• Tiempo de propagación del biestable J-K 30 nseg, de la puerta AND 10 nseg.Frecuencia del contador asíncrono
MHz38nseg1201
4nseg301
4t1f
P
,==×
=×
=
Frecuencia del contador síncronoMHz25
nseg401
nseg10nseg301
tt1f
2P1P
==+
=+
=
Tema 7. Sistemas secuenciales por Angel Redondo I.E.S Isaac Peral Torrejon de Ardoz 41
Cambio de Módulo (I)
• Es posible obtener contadores de un módulo inferior al determinado por la expresión 2n.
• Para el diseño del contador, deberemos emplear biestables con terminales asíncronos (o de preselección PR y CL).
• El nivel de estos terminales, vendrá determinado por el estado de las salidas del contador (QA, QB y QC).
Tema 7. Sistemas secuenciales por Angel Redondo I.E.S Isaac Peral Torrejon de Ardoz 42
Cambio de módulo (II)
• Ejemplo. A partir de un contador asíncrono ascendente de M= 8, obtener un contador de M= 5.
• Solución:– Un contador de M= 5 tiene cinco posibles combinaciones
binarias 0, 1, 2, 3, y 4.– Esto implica que cuando el contador vaya a adquirir la
combinación binaria correspondiente al 5, a de iniciar nuevamente la secuencia de conteo (ponerse a 0).
Tema 7. Sistemas secuenciales por Angel Redondo I.E.S Isaac Peral Torrejon de Ardoz 43
Cambio de módulo (III)
J
K
Q
QCLK
‘1’QB
J
K
Q
QCLK
‘1’QC
J
K
Q
QCLK
‘1’QA
CL CL CL
PR PR PR
‘0’ ‘0’ ‘0’
CLK
QA
QB
QC
0 1 2 3 4 0 1 2
Tema 7. Sistemas secuenciales por Angel Redondo I.E.S Isaac Peral Torrejon de Ardoz 44
Contador UP/DOWN asíncrono (I)
• Si analizamos por separado los contadores asíncronos ascendentes (UP) y los descendentes (DOWN) observaremos:– En el contador ascendente obtenemos las
señales CLK de la salidas Q del biestable anterior.
– En el contador descendente obtenemos las señales CLK de las salidas Q del biestable anterior.
Tema 7. Sistemas secuenciales por Angel Redondo I.E.S Isaac Peral Torrejon de Ardoz 45
Contador asíncrono UP/DOWN (II)
• Para diseñar un contador UP/DOWN bastará con diseñar un circuito que dependiendo del estado de un terminal de selección (U/D) aplique Q o a la entrada CLK.
Q
11X101X0101X000X
CLKU/DQQ
Tema 7. Sistemas secuenciales por Angel Redondo I.E.S Isaac Peral Torrejon de Ardoz 46
Contador asíncrono UP/DOWN (III)
11X101X0101X000X
CLKU/DQQ QQ
11U/D
11U/D
01111000
Q
Q
CLK
U/D
QUDQUDCLK ·+·=
Tema 7. Sistemas secuenciales por Angel Redondo I.E.S Isaac Peral Torrejon de Ardoz 47
Contador asíncrono UP/DOWN (IV)
J
K
Q
QCLK
‘1’QA
CL
PR J
K
Q
QCLK
‘1’QB
CL
PR
Clock
J
K
Q
QCLK
‘1’QC
CL
PR
U/D
Tema 7. Sistemas secuenciales por Angel Redondo I.E.S Isaac Peral Torrejon de Ardoz 48
Contadores
• Algunos integrados comerciales:– 7490 Contador asíncrono de décadas.– 7493 Contador asíncrono binario 4 bits.– 74160 Contador síncrono BCD.– 74161 Contador síncrono de 4 bits.– 74190 Contador BCD síncrono, Up/Down con control
de modo.– 74193 Contador binario síncrono, Up/Down con control
de modo.– 74469 Contador Octal Up/Down.– 74491 Contador 10 bits.
Tema 7. Sistemas secuenciales por Angel Redondo I.E.S Isaac Peral Torrejon de Ardoz 49
Registros (I)• Es un circuito capaz de almacenar información
binaria de una determinada longitud.• El número de biestables que lo forman,
dependerá de la longitud del dato a almacenar.
Serie o de desplazamientoParalelo
RegistrosEntrada serie - salida paraleloEntrada paralelo - salida serie
Tema 7. Sistemas secuenciales por Angel Redondo I.E.S Isaac Peral Torrejon de Ardoz 50
Registros (II)
• Comercialmente se fabrica el registro universal 74194.– Puede trabajar como:
• Registro de entrada/salida serie.• Registro de entrada/salida paralelo.• Registro de entrada paralelo, salida serie.• Registro de entrada serie, salida paralelo.
Tema 7. Sistemas secuenciales por Angel Redondo I.E.S Isaac Peral Torrejon de Ardoz 51
Registros serie (I)
• En el registro serie, los datos a almacenar (bits), se introducen uno detrás de otro en forma de tren de pulsos.
• El número de pulsos necesarios para almacenar un dato, es igual al número de bits a almacenar.
• Con cada pulso de almacenamiento, los datos se desplazan de un biestable al adyacente.
• Según esto, existen dos tipos:– Registro serie de desplazamiento a la derecha.– Registro serie de desplazamiento a la izquierda.
Tema 7. Sistemas secuenciales por Angel Redondo I.E.S Isaac Peral Torrejon de Ardoz 52
Registro serie (II)
• Registro serie de desplazamiento a la derecha.
D QCLK
QB
D QCLK
QA
D QCLK
QC
ENTRADA DE DATOS
PULSO DE ALMACENAMIENTO
Tema 7. Sistemas secuenciales por Angel Redondo I.E.S Isaac Peral Torrejon de Ardoz 53
Registro serie (III)
PULSO DE ALMACENAMIENTO
D Q
CLK
QC
D Q
CLK
QB
D Q
CLK
QD
ENTRADA DE DATOS
D Q
CLK
QA
DATOS
CLOCK
QD
QC
QB
QA
Tema 7. Sistemas secuenciales por Angel Redondo I.E.S Isaac Peral Torrejon de Ardoz 54
Registro serie (IV)
• Registro serie de desplazamiento a la izquierdaENTRADA DE DATOS
D QCLK
QB
D QCLK
QC
D QCLK
QA
PULSO DE ALMACENAMIENTO
Tema 7. Sistemas secuenciales por Angel Redondo I.E.S Isaac Peral Torrejon de Ardoz 55
Registro serie (V)
PULSO DE ALMACENAMIENTO
D Q
CLK
QB
D Q
CLK
QC
ENTRADA DE DATOS
D Q
CLK
QA
D Q
CLK
QD
DATOS
CLOCK
QA
QB
QC
QD
Tema 7. Sistemas secuenciales por Angel Redondo I.E.S Isaac Peral Torrejon de Ardoz 56
Registro paralelo (I)
• Se caracteriza, porque los bits del dato a almacenar en el registro, se aplican y cargan simultáneamente con el pulso de almacenamiento.– Con un solo pulso almacenamos todos los bits
en su correspondiente biestable.
Tema 7. Sistemas secuenciales por Angel Redondo I.E.S Isaac Peral Torrejon de Ardoz 57
Registro paralelo (II)SALIDA DE DATOS
D Q
CLK
QB
D Q
CLK
QC
D Q
CLK
QA
D Q
CLK
QD
D0D1D2D3
PULSO DE ALMACENAMIENTO
ENTRADA DE DATOS
Tema 7. Sistemas secuenciales por Angel Redondo I.E.S Isaac Peral Torrejon de Ardoz 58
Registro paralelo (III)ENTRADA DE DATOS
D2
QA
D0D1D3
QBQCQD
D Q
CLK
CL
PR D Q
CLK
CL
PR D Q
CLK
CL
PR D Q
CLK
CL
PR
PULSO DE ALMACENAMIENTO
SALIDA DE DATOS