02 comps boole_09a
-
Upload
jesus-andres -
Category
Engineering
-
view
73 -
download
1
Transcript of 02 comps boole_09a
![Page 1: 02 comps boole_09a](https://reader035.fdocuments.co/reader035/viewer/2022081802/58efb3a41a28ab6b0e8b468b/html5/thumbnails/1.jpg)
26/03/2013 0
Electrónica DigitalDepartamento de Electrónica
Facultad de IngenieríaBioingeniería
Universidad Nacional de Entre Ríos
Compuertas lógicasÁlgebra de Boole
![Page 2: 02 comps boole_09a](https://reader035.fdocuments.co/reader035/viewer/2022081802/58efb3a41a28ab6b0e8b468b/html5/thumbnails/2.jpg)
Temario del día
• Compuertas lógicas
• Formas comerciales de compuertas lógicas
• Funciones lógicas: representación
• Tecnología: principales familias lógicas; los retardos de propagación
• Álgebra de Boole
• Análisis de circuitos combinacionales
• Síntesis de circuitos combinacionales (primera parte)
26/03/2013 1
![Page 3: 02 comps boole_09a](https://reader035.fdocuments.co/reader035/viewer/2022081802/58efb3a41a28ab6b0e8b468b/html5/thumbnails/3.jpg)
26/03/2013 2
Sistema binario (natural) de 4 bits
![Page 4: 02 comps boole_09a](https://reader035.fdocuments.co/reader035/viewer/2022081802/58efb3a41a28ab6b0e8b468b/html5/thumbnails/4.jpg)
Funciones lógicas y tablas de verdad
Función lógica
Expresión formal del comportamiento de un circuito lógico / digital
X = f (A,B,C) y Y = f (A,B,C)
Permite determinar la salida del circuito en función de sus entradas
26/03/2013 3
Tabla de verdad
Forma tabular de expresar una función lógica
• Columnas entradas / salidas
• Filas combinación posible de entradas
salida de cada una
Circuitológico
2 Notación para varias líneas
ABC X
Y
![Page 5: 02 comps boole_09a](https://reader035.fdocuments.co/reader035/viewer/2022081802/58efb3a41a28ab6b0e8b468b/html5/thumbnails/5.jpg)
Entradas: 2 (sensores de PD y PI) Asignación de estados: 0 lógico puerta cerrada
1 lógico puerta abierta
Salida: 1 (actuador, L) Asignación de estados: 0 luz apagada
1 luz encendida (salida activa por nivel alto)
26/03/2013 4
? LPD
PI
Ejemplo #1: Control de la luz interior de un auto
![Page 6: 02 comps boole_09a](https://reader035.fdocuments.co/reader035/viewer/2022081802/58efb3a41a28ab6b0e8b468b/html5/thumbnails/6.jpg)
Ejemplo #2: Luz interior de un auto, con encendido manual
26/03/2013 5
L
PD
PI
M
?
Entradas: 3 (sensores de M, PD y PI) Asignación de estados: 0 lógico puerta cerrada
1 lógico puerta abierta0 lógico automático 1 lógico manual
Salida: 1 (actuador, L) Asignación de estados: 0 luz apagada
1 luz encendida (activa por alto)
![Page 7: 02 comps boole_09a](https://reader035.fdocuments.co/reader035/viewer/2022081802/58efb3a41a28ab6b0e8b468b/html5/thumbnails/7.jpg)
Compuertas lógicas
Circuito electrónico que implementa una función lógica elemental
26/03/20136
![Page 8: 02 comps boole_09a](https://reader035.fdocuments.co/reader035/viewer/2022081802/58efb3a41a28ab6b0e8b468b/html5/thumbnails/8.jpg)
26/03/2013 7
AB
Znotación: Z = A . B
AB
Z
Compuerta OR Suma lógica (“O”) Número mínimo de entradas: 2
notación: Z = A + B
Compuerta AND• Producto lógico (“Y”)• Número mínimo de entradas: 2
![Page 9: 02 comps boole_09a](https://reader035.fdocuments.co/reader035/viewer/2022081802/58efb3a41a28ab6b0e8b468b/html5/thumbnails/9.jpg)
26/03/2013 8
Compuerta INV (o NOT) Inversión o Negación o complemento lógico Número de entradas: 1
A Z
notación: Z = A/notación: Z = Anotación: Z = A’
![Page 10: 02 comps boole_09a](https://reader035.fdocuments.co/reader035/viewer/2022081802/58efb3a41a28ab6b0e8b468b/html5/thumbnails/10.jpg)
26/03/2013 9
AB
Z
Compuerta Compuerta NANDNAND
notación: Z = (A . B)’
AB
Z
Compuerta Compuerta NORNOR
notación: Z = (A + B)’
OR negada
Número de entradas: 2 (ampliable)
AND negada
Número de entradas: 2 (ampliable)
![Page 11: 02 comps boole_09a](https://reader035.fdocuments.co/reader035/viewer/2022081802/58efb3a41a28ab6b0e8b468b/html5/thumbnails/11.jpg)
26/03/2013 10
AB
Z
Compuerta XNOR o EX-NOR
notación: Z = (A B)’
XOR invertida o negada
Número de entradas: 2 (no ampliable)
Operación: Z = A’.B’ + A.B
Compuerta de coincidencia
Compuerta XOR o EX-OR OR exclusiva
Número de entradas: 2 (no ampliable)
Operación: Z = A’.B + A.B’
AB
Z notación: Z = A B
![Page 12: 02 comps boole_09a](https://reader035.fdocuments.co/reader035/viewer/2022081802/58efb3a41a28ab6b0e8b468b/html5/thumbnails/12.jpg)
26/03/2013 11
Símbolos de entradas expandidas
![Page 13: 02 comps boole_09a](https://reader035.fdocuments.co/reader035/viewer/2022081802/58efb3a41a28ab6b0e8b468b/html5/thumbnails/13.jpg)
Circuitos internos
26/03/2013 13
Inversor (elemental)
NAND LS-TTL (2 entradas)
TecnologíaTecnología
![Page 14: 02 comps boole_09a](https://reader035.fdocuments.co/reader035/viewer/2022081802/58efb3a41a28ab6b0e8b468b/html5/thumbnails/14.jpg)
TTL (Transistor-Transistor Logic)
Transistores bipolares (BJT) Alta velocidad
Alto consumo
Baja inmunidad al ruido
CMOS (Complementary Metal Oxide Semiconductor)
Transistores MOSFET (Metal Oxide Semiconductor Field EffectTransistor) Baja velocidad (relativa)
Bajo consumo
Alta escala de integración
Alta inmunidad al ruido
26/03/2013 14
Las familias lógicas TecnologíaTecnología
![Page 15: 02 comps boole_09a](https://reader035.fdocuments.co/reader035/viewer/2022081802/58efb3a41a28ab6b0e8b468b/html5/thumbnails/15.jpg)
26/03/2013 15
Cuádruples compuertas de 2 entradas 4001: NOR 4011: NAND 4071: OR 4081: AND 4030 / 70: XOR
Séxtuple inversor 4069
Especiales: entradas con histéresis (tipo Schmitt Trigger) 4584: séxtuple inversor con ST 40106: séxtuple inversor con ST 4093: cuádruple NAND 2 entradas con ST
Formas comerciales
Formas comerciales
Serie CMOS 4000/4500
![Page 16: 02 comps boole_09a](https://reader035.fdocuments.co/reader035/viewer/2022081802/58efb3a41a28ab6b0e8b468b/html5/thumbnails/16.jpg)
26/03/2013 16
Formas comerciales
Formas comerciales
![Page 17: 02 comps boole_09a](https://reader035.fdocuments.co/reader035/viewer/2022081802/58efb3a41a28ab6b0e8b468b/html5/thumbnails/17.jpg)
26/03/2013 17
Formas comerciales
Formas comerciales
![Page 18: 02 comps boole_09a](https://reader035.fdocuments.co/reader035/viewer/2022081802/58efb3a41a28ab6b0e8b468b/html5/thumbnails/18.jpg)
26/03/2013 18
Compuertas de hasta 8 entradas 74LS04: séxtuple INV
74LS08: cuádruple AND de 2 entradas
74LS21: doble AND de 4 entradas
74LS30: NAND de 8 entradas
Compuertas compuestas
74LS51: AND-OR-INV
Series TTLFormas
comercialesFormas
comerciales
![Page 19: 02 comps boole_09a](https://reader035.fdocuments.co/reader035/viewer/2022081802/58efb3a41a28ab6b0e8b468b/html5/thumbnails/19.jpg)
26/03/2013 19
Formas comerciales
Formas comerciales
![Page 20: 02 comps boole_09a](https://reader035.fdocuments.co/reader035/viewer/2022081802/58efb3a41a28ab6b0e8b468b/html5/thumbnails/20.jpg)
26/03/2013 20
Sensor de temperatura corporal
Sensor de frecuencia cardiaca
Activación de alarma (Z > 0)
valor límite prefijado de alarma
valor límite prefijado de alarma
A
B
Z
Circuito de alarmas de un monitor de UTI(muy simplificado)
AplicacionesAplicaciones
![Page 21: 02 comps boole_09a](https://reader035.fdocuments.co/reader035/viewer/2022081802/58efb3a41a28ab6b0e8b468b/html5/thumbnails/21.jpg)
Álgebra de Boole
George Boole (s. XIX)
Formaliza las reglas del razonamiento lógico
Desarrolla una estructura algebraica con dos valores (“verdadero”, “falso”) y dos leyes de composición interna (“y”, “o”)
Claude Shannon (1938, Laboratorios Bell)
Adapta el álgebra de Boole a la computación (valores “0” y “1”)
Formaliza las reglas de construcción de circuitos digitales
26/03/2013 21
Axioma
Cada uno de los principios fundamentales e
indemostrables sobre los que se construye una
teoría.
Axioma
Cada uno de los principios fundamentales e
indemostrables sobre los que se construye una
teoría.
Teoremas
Se derivan de los axiomas y tiene demostración
(algebraica o por tablas de verdad)
Teoremas
Se derivan de los axiomas y tiene demostración
(algebraica o por tablas de verdad)
![Page 22: 02 comps boole_09a](https://reader035.fdocuments.co/reader035/viewer/2022081802/58efb3a41a28ab6b0e8b468b/html5/thumbnails/22.jpg)
26/03/2013 22
Axiomas
• (A1) X = 0 si X 1 (A1’) X = 1 si X 0
• (A2) Si X = 0 X’ = 1 (A2’) Si X = 1 X’ = 0
• (A3) 0 . 0 = 0
• (A4) 1 .1 = 1
• (A5) 0 .1 = 1 . 0 = 0
• (A3’) 1 + 1 = 1
• (A4’) 0 + 0 = 0
• (A5’) 1 + 0 = 0 + 1 = 1
![Page 23: 02 comps boole_09a](https://reader035.fdocuments.co/reader035/viewer/2022081802/58efb3a41a28ab6b0e8b468b/html5/thumbnails/23.jpg)
26/03/2013 23
T3 y T3’ permiten construir puertas INV con puertas NOR o NAND
Teoremas de una sola variable
![Page 24: 02 comps boole_09a](https://reader035.fdocuments.co/reader035/viewer/2022081802/58efb3a41a28ab6b0e8b468b/html5/thumbnails/24.jpg)
26/03/2013 24
Teoremas de dos o tres variables
(T9) X + X .Y = X Elimina una variable
= X .1 + X. Y= X (1 + Y)= X . 1 = X
(T10)
X . Y + X . Y’ = X= X ( Y + Y’)= X . 1= X
![Page 25: 02 comps boole_09a](https://reader035.fdocuments.co/reader035/viewer/2022081802/58efb3a41a28ab6b0e8b468b/html5/thumbnails/25.jpg)
26/03/2013 25
Otros teoremas
X + X’.Y = X + Y
X’ + X.Y = X’ + Y
X . (X’ + Y) = X . Y= X . X’ + X . Y= 0 + X . Y= X.Y
![Page 26: 02 comps boole_09a](https://reader035.fdocuments.co/reader035/viewer/2022081802/58efb3a41a28ab6b0e8b468b/html5/thumbnails/26.jpg)
26/03/2013 26
Teoremas de n variables
Idempotenciageneralizada
De Morgan
![Page 27: 02 comps boole_09a](https://reader035.fdocuments.co/reader035/viewer/2022081802/58efb3a41a28ab6b0e8b468b/html5/thumbnails/27.jpg)
26/03/2013 27
Teoremas de De Morgan para 2 variables (y símbolos alternativos)
(X + Y)’ = X’ . Y’(X + Y)’ = X’ . Y’
(X . Y)’ = X’ + Y’(X . Y)’ = X’ + Y’
![Page 28: 02 comps boole_09a](https://reader035.fdocuments.co/reader035/viewer/2022081802/58efb3a41a28ab6b0e8b468b/html5/thumbnails/28.jpg)
26/03/2013 29
Símbolos equivalentes alternativos OR
A B Z
0 0 0
0 1 1
1 0 1
1 1 1
AND
A B Z0 0 00 1 01 0 01 1 1
![Page 29: 02 comps boole_09a](https://reader035.fdocuments.co/reader035/viewer/2022081802/58efb3a41a28ab6b0e8b468b/html5/thumbnails/29.jpg)
26/03/2013 30
Dualidad
Cualquier teorema o identidad del álgebra de conmutación continúa siendo verdadero si tanto 0 y 1 como . y + son intercambiados en todas partes
Cualquier teorema o identidad del álgebra de conmutación continúa siendo verdadero si tanto 0 y 1 como . y + son intercambiados en todas partes
![Page 30: 02 comps boole_09a](https://reader035.fdocuments.co/reader035/viewer/2022081802/58efb3a41a28ab6b0e8b468b/html5/thumbnails/30.jpg)
31
Representaciones estRepresentaciones estáándar de funciones lndar de funciones lóógicasgicas
Literal: una variable o su complemento. Ejm: X, Y, X’, Y’
Término de producto: literal o un producto de 2 o más literalesEjm: X, X.Y, X ’.Y.Z
Suma de productos: suma lógica de términos de productoEjm: X.Y + X’.Y.Z
Término de suma: literal o una suma de 2 o más literalesEjm: X, X + Y, X ’+ Y + Z
Producto de sumas: producto lógico de términos de sumaEjm: (X + Y) . (X’ + Y + Z)
![Page 31: 02 comps boole_09a](https://reader035.fdocuments.co/reader035/viewer/2022081802/58efb3a41a28ab6b0e8b468b/html5/thumbnails/31.jpg)
26/03/2013 32
Maxitérmino: término de suma donde aparecen todos los literales de la función.
Cada variable aparece complementada si su valor es 1 y sin complementar si es 0
Minitérmino: término de producto donde aparecen todos los literales de la función.
Cada variable aparece complementada si su valor es 0 y sin complementar si es 1.
![Page 32: 02 comps boole_09a](https://reader035.fdocuments.co/reader035/viewer/2022081802/58efb3a41a28ab6b0e8b468b/html5/thumbnails/32.jpg)
Expresión algebraica de una función lógica como la suma de los minitérminos que hacen 1 la función.Expresión algebraica de una función lógica como la suma de los minitérminos que hacen 1 la función.
26/03/2013 33
Formas canónicas de expresión de funciones
Suma canónica
F = X’.Y’.Z’ + X’.Y.Z + X.Y’.Z’ + X.Y.Z’ + X.Y.Z
![Page 33: 02 comps boole_09a](https://reader035.fdocuments.co/reader035/viewer/2022081802/58efb3a41a28ab6b0e8b468b/html5/thumbnails/33.jpg)
26/03/2013 34
Expresión algebraica de una función lógica como el producto de los maxitérminos que hacen 0 la función.Expresión algebraica de una función lógica como el producto de los maxitérminos que hacen 0 la función.
Producto canónico
F = (X + Y + Z’) . (X + Y’ + Z) . (X’ + Y + Z’)
![Page 34: 02 comps boole_09a](https://reader035.fdocuments.co/reader035/viewer/2022081802/58efb3a41a28ab6b0e8b468b/html5/thumbnails/34.jpg)
26/03/2013 35
Análisis de circuitos combinacionales Determinar el comportamiento para diferentes entradas
Manipular la expresión para sugerir distintos circuitos posibles de implementación
Transformar la expresión en una forma estándar
Usar la expresión como herramienta de análisis de un circuito más grande que lo incluya
![Page 35: 02 comps boole_09a](https://reader035.fdocuments.co/reader035/viewer/2022081802/58efb3a41a28ab6b0e8b468b/html5/thumbnails/35.jpg)
26/03/2013 36
Descripción formal del circuito #1 Tabla de verdad
![Page 36: 02 comps boole_09a](https://reader035.fdocuments.co/reader035/viewer/2022081802/58efb3a41a28ab6b0e8b468b/html5/thumbnails/36.jpg)
26/03/201337
#2 Expresión lógica:Suma de productos
Expandiendo a una forma estándar
Los circuitos hacen lo mismo pero puede haber diferencias en cuestiones eléctricas (cargas, retardos, etc.) y de diseño (cantidad de compuertas, de CIs, etc.)
Los circuitos hacen lo mismo pero puede haber diferencias en cuestiones eléctricas (cargas, retardos, etc.) y de diseño (cantidad de compuertas, de CIs, etc.)
![Page 37: 02 comps boole_09a](https://reader035.fdocuments.co/reader035/viewer/2022081802/58efb3a41a28ab6b0e8b468b/html5/thumbnails/37.jpg)
26/03/201338
#3 Expresión lógica: Producto de sumas
Expandiendo a una forma estándar
Los circuitos hacen lo mismo pero puede haber diferencias en cuestiones eléctricas (cargas, retardos, etc.) y de diseño (cantidad de compuertas, de CIs, etc.)
Los circuitos hacen lo mismo pero puede haber diferencias en cuestiones eléctricas (cargas, retardos, etc.) y de diseño (cantidad de compuertas, de CIs, etc.)
![Page 38: 02 comps boole_09a](https://reader035.fdocuments.co/reader035/viewer/2022081802/58efb3a41a28ab6b0e8b468b/html5/thumbnails/38.jpg)
26/03/2013 39
Síntesis de circuitos combinacionales
![Page 39: 02 comps boole_09a](https://reader035.fdocuments.co/reader035/viewer/2022081802/58efb3a41a28ab6b0e8b468b/html5/thumbnails/39.jpg)
26/03/2013 40
Detector de números primos de 4 bits
F = 1 para N = 1, 2, 3, 5, 7, 11, 13
“Dado un número N de 4 bits en la entrada, el circuito produce una salida H si N es primo”“Dado un número N de 4 bits en la entrada, el circuito produce una salida H si N es primo”
Descripción con palabras
![Page 40: 02 comps boole_09a](https://reader035.fdocuments.co/reader035/viewer/2022081802/58efb3a41a28ab6b0e8b468b/html5/thumbnails/40.jpg)
26/03/2013 41
Descripción con conjunciones
ALARM = PANIC + ENABLE. EXITING’ . SECURE’SECURE = WINDOW . DOOR . GARAGEALARM = PANIC + ENABLE. EXITING’ . (WINDOW . DOOR . GARAGE)’
“ALARM es 1 si
PANICO es 1 o (OR)
si ENABLE es 1 y (AND) EXITING es 0 y (AND) SECURE es 0”
![Page 41: 02 comps boole_09a](https://reader035.fdocuments.co/reader035/viewer/2022081802/58efb3a41a28ab6b0e8b468b/html5/thumbnails/41.jpg)
26/03/2013 42
Implementación por ejemplo suma de productos
![Page 42: 02 comps boole_09a](https://reader035.fdocuments.co/reader035/viewer/2022081802/58efb3a41a28ab6b0e8b468b/html5/thumbnails/42.jpg)
26/03/2013 43
Z = A.B’ + A.B
B
A
B’ A.B’
A.B
Ejemplo #1: síntesis a partir de una tabla de verdad usando los minitérminos
BA
ABABBAZ,
)3,1(.'.),(
Z = A . B’ + A . B
= A (B’ + B)
= A . 1
= A
![Page 43: 02 comps boole_09a](https://reader035.fdocuments.co/reader035/viewer/2022081802/58efb3a41a28ab6b0e8b468b/html5/thumbnails/43.jpg)
26/03/2013 44
Ejemplo #2: síntesis a partir de la misma tabla de verdad usando los maxitérminos
BA
BABABAZ,
)2,0()').((),(
Z = (A + B’) . (A + B)
B
A
A + B’B’
A + B
Z = (A + B’) . (A + B)= A.A + A.B + B’.A + B.B’= A + A.(B + B’) + 0= A + A.1= A + A= A
![Page 44: 02 comps boole_09a](https://reader035.fdocuments.co/reader035/viewer/2022081802/58efb3a41a28ab6b0e8b468b/html5/thumbnails/44.jpg)
26/03/2013 45
Se necesita diseñar un circuito lógico que detecte que la mayoría de sus 3 entradas está en ALTO
Ejemplo #3: síntesis a partir de una descripción con palabras
Z = A/BC + AB/C + ABC/ + ABC
Z = A/BC + AB/C + ABC/ + ABC + ABC + ABC
= A/BC + AB/C + ABC/ + ABC + ABC + ABC
= BC (A + A/) + AC (B/ + B) + AB (C/ + C)
= BC + AC + AB
![Page 45: 02 comps boole_09a](https://reader035.fdocuments.co/reader035/viewer/2022081802/58efb3a41a28ab6b0e8b468b/html5/thumbnails/45.jpg)
26/03/2013 46
Z = AB + AC + BC
(3 AND de 2 entradas y 1 OR de 3 entradas)
A
B
C
Z
![Page 46: 02 comps boole_09a](https://reader035.fdocuments.co/reader035/viewer/2022081802/58efb3a41a28ab6b0e8b468b/html5/thumbnails/46.jpg)
26/03/2013 47
Ejemplo de diseño: sumador de 1 bit con acarreo (full adder)
Entradas: 3
Salidas: 2 (funciones)
S, COUT = X + Y + CIN
DiseñoDiseño
![Page 47: 02 comps boole_09a](https://reader035.fdocuments.co/reader035/viewer/2022081802/58efb3a41a28ab6b0e8b468b/html5/thumbnails/47.jpg)
Tiempos de transición
26/03/2013 48
tTLH ó tr tTHL ó tf
TecnologíaTecnología
tTLH / trRise time: The time interval between one reference point on a waveform and a second reference point of greater magnitude on the same waveform.
tTHL / tf Fall time: The time interval between one reference point on a waveform and a second reference point of smaller magnitude on the same waveform.
Solid State Technology Association(antes Joint Electron Device
Engineering Council - JEDEC)
![Page 48: 02 comps boole_09a](https://reader035.fdocuments.co/reader035/viewer/2022081802/58efb3a41a28ab6b0e8b468b/html5/thumbnails/48.jpg)
Tiempos de propagación
tPHL Propagation Delay Time, High-Level to Low-Level Output: el tiempo entre puntos de referencia especificados en las formas de onda de la entrada y la salida, cuando la salida cambia de nivel alto a nivel bajo.
tPLH - Propagation Delay Time, Low-Level to High-Level Output: el tiempo entre puntos de referencia especificados en las formas de onda de la entrada y la salida, cuando la salida cambia de nivel bajo a nivel alto.26/03/2013 49
TecnologíaTecnología
![Page 49: 02 comps boole_09a](https://reader035.fdocuments.co/reader035/viewer/2022081802/58efb3a41a28ab6b0e8b468b/html5/thumbnails/49.jpg)
26/03/2013 50
Serie LS-TTLSerie LS-TTL
Serie CMOS 4000Serie CMOS 4000
TecnologíaTecnología
![Page 50: 02 comps boole_09a](https://reader035.fdocuments.co/reader035/viewer/2022081802/58efb3a41a28ab6b0e8b468b/html5/thumbnails/50.jpg)
26/03/2013 51
Hazards: efecto de los tP en un circuito
Un hazard se produce cuando existen retardos desiguales en los caminos delas señales desde las entradas a la/s salida/s
Un hazard se produce cuando existen retardos desiguales en los caminos delas señales desde las entradas a la/s salida/s
![Page 51: 02 comps boole_09a](https://reader035.fdocuments.co/reader035/viewer/2022081802/58efb3a41a28ab6b0e8b468b/html5/thumbnails/51.jpg)
26/03/2013 52
BA
C
D
Z
Peor caso 3 compuertas = 3.tr
Atraviesa 3 compuertasAtraviesa 3 compuertasAtraviesa 2 compuertasAtraviesa 3 compuertasAtraviesa 2 compuertas
![Page 52: 02 comps boole_09a](https://reader035.fdocuments.co/reader035/viewer/2022081802/58efb3a41a28ab6b0e8b468b/html5/thumbnails/52.jpg)
26/03/2013 53
Se asume que:• T3 distinto de T2• T3 > (T1 + T2)
hazard
![Page 53: 02 comps boole_09a](https://reader035.fdocuments.co/reader035/viewer/2022081802/58efb3a41a28ab6b0e8b468b/html5/thumbnails/53.jpg)
54
Z1 = AB + AC + BC
0
0A
B
C
AB
(A+B)C
Z
(A+B)
0
1
1 1
tp1 tp2 tp3
retardo
¿Qué pasa si A cambia antes de 3 tp?
A
B
CZ1
Z2 = (A + B) C + ABAB
AC
BC
A
B
C
Z2
AB
A+B
(A+B)C
Versión de 3 tp
Versión de 2 tp
![Page 54: 02 comps boole_09a](https://reader035.fdocuments.co/reader035/viewer/2022081802/58efb3a41a28ab6b0e8b468b/html5/thumbnails/54.jpg)
26/03/201355
Cualquier circuito lógico puede implementarse con una combinación de AND, OR, INV
Una compuerta NAND o NOR permiten hacer INV
Por De Morgan los productos y sumas pueden convertirse entre sí
Cualquier circuito lógico puede implementarse con una combinación de AND, OR, INV
Una compuerta NAND o NOR permiten hacer INV
Por De Morgan los productos y sumas pueden convertirse entre sí
Universalidad NAND - NOR
(A . A)’ = A’ A Z
A Z(A + A)’ = A’
X’ + Y’ = (X . Y)’ X’ . Y’ = (X + Y)’suma productosuma producto producto sumaproducto suma
![Page 55: 02 comps boole_09a](https://reader035.fdocuments.co/reader035/viewer/2022081802/58efb3a41a28ab6b0e8b468b/html5/thumbnails/55.jpg)
26/03/2013 56
Z = AB + AC + BC
= (AB + AC + BC)’’
= [(AB)’ . (AC)’ . (BC)’]’
Ejemplo AB
C
Z
AB
C
Z
4 compuertas2 CIs
1 CI AND 2i1 CI OR 3i
4 compuertas2 CIs
1 CI AND 2i1 CI OR 2i
X’ + Y’ = (X . Y)’
A
A
B
C
BC
Z
5 compuertas2 CIs
1 CI NAND 2i1 CI NAND 3ió 2 CIs NAND 3i
Versión #1 NAND
Versión #2Suma de productos
Versión #3
![Page 56: 02 comps boole_09a](https://reader035.fdocuments.co/reader035/viewer/2022081802/58efb3a41a28ab6b0e8b468b/html5/thumbnails/56.jpg)
26/03/2013 57
Cualquier circuito lógico puede implementarse con una combinación de AND, OR e INV o solamente con NAND o NOR
Ventajas de la universalidad NAND/NOR Uso de CIs iguales retardos iguales Menor costo por reducción de cantidad de CIs Posibilidad de resolver todo con un solo empaque / tipo Mayor velocidad
Minimización: obtener menos términos y/o términos con menos variables
Reducir el Número de compuertas
Reducir el Número de entradas de cada compuerta
• Reducción de costo
• Mayor velocidad de procesamiento
• Métodos de minimización
Conclusiones
![Page 57: 02 comps boole_09a](https://reader035.fdocuments.co/reader035/viewer/2022081802/58efb3a41a28ab6b0e8b468b/html5/thumbnails/57.jpg)
26/03/2013 58
FINFIN