140628085 Circuitos Sumadores de Numeros Naturales
-
Upload
jose-martinez -
Category
Documents
-
view
60 -
download
0
Transcript of 140628085 Circuitos Sumadores de Numeros Naturales
Universidad del Valle Sistemas Digitales I Page 1
CIRCUITOS SUMADORES
DE NÚMEROS NATURALES
Mario Vera Lizcano
Sistemas Digitales I
Universidad del Valle Sistemas Digitales I Page 2
CIRCUITOS SUMADORES
DE NÚMEROS NATURALES.
Sumadores
Restadores
Construcción a nivel de compuerta
Construcción a nivel de registro
Universidad del Valle Sistemas Digitales I Page 4
Sumador de 1 Bit (full-Adder)
Función Combinacional, expresión algebraica, Símbolo y Circuito a nivel de compuertas
Universidad del Valle Sistemas Digitales I Page 5
Sumador de 1 Bit (full-Adder) (cont)
http://users-tima.imag.fr/cis/guyot/Cours/Oparithm/english/Additi.htm
Universidad del Valle Sistemas Digitales I Page 7
Sumador de Propagación del Acarreo
Circuito sumador de n bits
Circuito sumador de 16 bits: http://users-tima.imag.fr/cis/guyot/Cours/Oparithm/english/Additi.htm
Universidad del Valle Sistemas Digitales I Page 9
Sumador con Carry en Adelanto (CLA) (cont)
Cálculo del carry en adelanto para i = 0,1,2,3
Universidad del Valle Sistemas Digitales I Page 10
Sumador con Carry en Adelanto (CLA) (cont)
Sumador CLA de 4 bits a nivel de compuertas
Universidad del Valle Sistemas Digitales I Page 11
Sumador con Carry en Adelanto (CLA) (cont)
Combina Carry en adelanto y Propagación del Acarreo
Universidad del Valle Sistemas Digitales I Page 12
Sumador con Carry en Adelanto (CLA) (cont)
Sumador de 16 bits que utiliza generador CLA
Universidad del Valle Sistemas Digitales I Page 13
Sumador Condicional
Etapa sumadora que selecciona la suma correcta
Universidad del Valle Sistemas Digitales I Page 14
Sumador Condicional (cont)
Algoritmo para la Suma Condicional de dos operandos X,Y de 8 bits
Universidad del Valle Sistemas Digitales I Page 15
Sumador de Carry Salvado (CSA)
Sumador de carry salvado (CSA) de cuatro operandos X,Y,Z,W de 4 bits c/u
Universidad del Valle Sistemas Digitales I Page 16
Sumador de Carry Salvado (CSA) (cont)
Contador (3,2): Bloque constructivo del CSA
Número de niveles para el árbol CSA en función del
número de operdores K
Universidad del Valle Sistemas Digitales I Page 17
Sumador de Carry Salvado (CSA) (cont)
a) Sumador de carry salvado (CSA) de seis operandos X1,X2,X3,X4,X5,X6 de n bits
b) Unidad sumadora CSA de 6 bits
Universidad del Valle Sistemas Digitales I Page 18
Sumador de Carry Salvado (CSA) (cont)
Contador (7,3) a partir de contadores (3,2)
Universidad del Valle Sistemas Digitales I Page 19
Sumador de Carry Salvado (CSA) (cont)
Compresor (4,2)
Universidad del Valle Sistemas Digitales I Page 20
Sumador de Carry Salvado (CSA) (cont)
Compresor (7,2) con dos carry de entrada y dos carrys de salida
Universidad del Valle Sistemas Digitales I Page 21
Circuito Sumador en Quartus II
Megafunción LPM_ADD_SUB: Símbolo y puertos (EDA: Block Diagram)
Universidad del Valle Sistemas Digitales I Page 22
Circuito Sumador en Quartus II (cont)
Megafunción LPM_ADD_SUB: Configuración del menú de puertos
Universidad del Valle Sistemas Digitales I Page 23
Circuito Sumador en Quartus II (cont)
Megafunción LPM_ADD_SUB: Configuración del menú de parametros
Universidad del Valle Sistemas Digitales I Page 24
Circuito Sumador en Quartus II (cont)
Megafunción LPM_ADD_SUB: Reporte de Síntesis (EDA: Compilation Report)
Universidad del Valle Sistemas Digitales I Page 25
Circuito Sumador en Quartus II (cont)
Megafunción LPM_ADD_SUB: Síntesis de la megafunción, Nivel de Registro (EDA: RTL viewer)
Universidad del Valle Sistemas Digitales I Page 26
Circuito Sumador en Quartus II (cont)
Megafunción LPM_ADD_SUB: Logic array blocks (LABs) (EDA: Chip Planner)
Universidad del Valle Sistemas Digitales I Page 27
Circuito Sumador en Quartus II (cont)
Megafunción LPM_ADD_SUB: Logic array blocks (LABs) vs Logic elements (LEs) (EDA: Chip Planner)
Universidad del Valle Sistemas Digitales I Page 28
Circuito Sumador en Quartus II (cont)
Megafunción LPM_ADD_SUB: Logic element (LE), modo arimético (EDA: Chip Planner)
Universidad del Valle Sistemas Digitales I Page 29
Circuito Sumador en Quartus II (cont)
Megafunción LPM_ADD_SUB: Parametros del Logic element (LE),
modo arimético (EDA: Chip Planner)
Universidad del Valle Sistemas Digitales I Page 31
Unidad Aritmética Lógica (ALU) a partir de Sumadores
Unidad Aritmética Lógica de 4 bits (ALU-4)
Universidad del Valle Sistemas Digitales I Page 33
Restador de 1 Bit
Función Combinacional, expresión algebraica, Símbolo y Circuito a nivel de compuertas
Universidad del Valle Sistemas Digitales I Page 35
Restador de Propagación del borrow
Restador de n bits
Universidad del Valle Sistemas Digitales I Page 36
Circuito Restador en Quartus II
Megafunción LPM_ADD_SUB: Símbolo y puertos (EDA: Block Diagram)
Universidad del Valle Sistemas Digitales I Page 37
Circuito Restador en Quartus II (cont)
Tarea: Realizar en Quartus el mismos procedimiento indicado en el caso del sumador con el fin de construir el restador
Universidad del Valle Sistemas Digitales I Page 38
Lecturas
John Wakerly. “Diseño Digital, Principios y Prácticas”. Tercera Edición
ISBN: 970-17-0404-5
Páginas 32 – 34; Páginas 430 – 443;
Israel Koren “Computer Arithmetic Algorithms”, 2nd Edition, A K Peters, 2002
ISBN: 1568811608;
Biblioteca (General): 0287915 ó 0291943
Páginas 93 – 102; 124 – 132; 159 – 160
ALTERA “Logic Elements and Logic Array Blocks in the Cyclone III Device Family”
http://www.altera.com/literature/hb/cyc3/cyc3_ciii51002.pdf
Páginas 1 – 7