cenidet20Rodolfo%20... · cenidet Centro Nacional de Investigación y Desarrollo Tecnológico...
Transcript of cenidet20Rodolfo%20... · cenidet Centro Nacional de Investigación y Desarrollo Tecnológico...
cenidet
Centro Nacional de Investigación y Desarrollo Tecnológico Departamento de Ingeniería Electrónica
TESIS DE MAESTRÍA EN CIENCIAS
Convertidor Multinivel en Cascada con Emulación de Fallas en Circuito Abierto en los Interruptores
Presentada por
Rodolfo Amalio Vargas Méndez Ingeniero Electrónico por el I. T. de Cuautla
Como requisito para la obtención del grado de:
Maestría en Ciencias en Ingeniería Electrónica
Director de tesis:
Dr. Jesús Aguayo Alquicira
Co-Director de tesis:
Dr. Abraham Claudio Sánchez
Cuernavaca, Morelos, México 28 de enero de 2011
cenidet
Centro Nacional de Investigación y Desarrollo Tecnológico Departamento de Ingeniería Electrónica
TESIS DE MAESTRÍA EN CIENCIAS
Convertidor Multinivel en Cascada con Emulación de Fallas en Circuito Abierto en los Interruptores
Presentada por
Rodolfo Amalio Vargas Méndez Ingeniero Electrónico por el Instituto Tecnológico de Cuautla
Como requisito para la obtención del grado de:
Maestría en Ciencias en Ingeniería Electrónica
Director de tesis:
Dr. Jesús Aguayo Alquicira
Co-Director de tesis:
Dr. Abraham Claudio Sánchez
Jurado:
Dr. Jaime Eugenio Arau Roffiel - Presidente
Dr. Jorge Hugo Calleja Gjumlich - Secretario
Dr. Jesús Aguayo Alquicira - Vocal
Dr. Abraham Claudio Sánchez – Vocal Suplente
Cuernavaca, Morelos, México 28 de enero de 2011
cenidet Dedicatoria
ix
DEDICATORIA
A Dios
Por darme siempre la fortaleza para seguir adelante
A mis padres
Ma. de Lourdes Méndez Rico y Jesús Vargas García
Por su apoyo incondicional y por sus consejos que me motivaron a no decaer durante mis
estudios.
A mis hermanos
Ricardo, Elizbeth y Jesús Antonio.
Por contagiarme siempre de su alegría y motivarme a seguir adelante.
cenidet Agradecimientos
xi
AGRADECIMIENTOS
Al Centro Nacional de Investigación y Desarrollo Tecnológico (cenidet) por haberme dado la
oportunidad de realizar mis estudios de posgrado en el área de maestría en ciencias en
ingeniería electrónica.
Al Dr. Jesús Aguayo Alquicira, por su paciencia y comprensión durante el desarrollo de la
tesis. Quien me enseño a crecer como ser humano y como investigador durante mi estancia en
cenidet. Además de ser excelente persona como doctor y como amigo. Gracias Doctor!!
A Elizabeth Sedeño Bustos y Familia por motivarme a continuar con mis estudios de posgrado
y quienes me apoyaron durante los estudios de ingeniería.
Al Dr. Abraham Claudio Sánchez, por su amistad, consejos y gran apoyo durante el desarrollo
de la tesis.
A mis profesores, Dr. Jesús Aguayo Alquicira, Dr. Abraham Claudio Sánchez, Dr. Jorge Hugo
Calleja Gjumlich, Dr. Mario Ponce Silva, Dr. Carlos Aguilar Castillo, Dr. Jaime Eugenio Arau
Roffiel, a quienes debo mi formación como investigador.
A mis revisores de tesis Dr. Jorge Hugo Calleja Gjumlich y Dr. Jaime Eugenio Arau Roffiel,
por sus consejos y correcciones en el desarrollo de la tesis.
A mis compañeros de generación 2008-2010, Vicente Amador, Carmen, Irán, Gabriel y
Vicente (R), quienes fueron como una segunda familia para mí, ya que la mayoría del tiempo
la pasaba con ellos.
Al Drink team y a la selección de basquetbol, por ayudar a desestresarme y hacer más amena
mi estancia en cenidet.
A los controleros en apuros, cha-k, pipe, chuma, Vidal, Julio, Migue y Diego, por brindarme
su amistad y motivarme a seguir adelante.
A mis compañeros de potencia y control de la generación 2009-2011, así como a Fabby,
Edwing, Elena, Wendy, Saúl y Alex por brindarme su amistad.
Agradecimientos cenidet
xii
Al personal responsable del laboratorio de electrónica, Ing. Carlos Góngora Moreno y M.C.
Alfredo González Ortega, por brindarme su apoyo y proporcionar el material necesario para la
elaboración de la tesis.
Al Sr. Adolfo Castilla, por apoyarme y motivarme a seguir adelante con mis estudios de
posgrado.
Al licenciado Alberto Abarca, por su amistad y sus consejos en cuanto a la redacción de la
tesis.
A mi familia en general por brindarme su apoyo incondicional y por estar presentes cuando
más los necesito.
Al Consejo Nacional de Ciencia y Tecnología (conacyt) por el apoyo económico durante mi
estancia en cenidet.
A la Dirección General de Educación Superior Tecnológica (DGEST) por el apoyo
económico brindado para concluir mis estudios de maestría.
cenidet Contenido
xiii
CONTENIDO
RESUMEN: ......................................................................................................................................................... XV
ABSTRACT ..................................................................................................................................................... XVII
LISTA DE ACRÓNIMOS ................................................................................................................................ XIX
NOMENCLATURA .......................................................................................................................................... XXI
LISTA DE FIGURAS .................................................................................................................................... XXIII
LISTA DE TABLAS ....................................................................................................................................... XXV
CAPÍTULO 1 INTRODUCCIÓN GENERAL ............................................................................................... 1
1.1 ANTECEDENTES ............................................................................................................................................. 2 1.2 ESTADO DEL ARTE ......................................................................................................................................... 3 1.3 PROBLEMÁTICA Y PROPUESTA DE SOLUCIÓN ................................................................................................. 5 1.4 OBJETIVO GENERAL Y OBJETIVOS PARTICULARES ......................................................................................... 6 1.5 ALCANCE ...................................................................................................................................................... 6 1.6 ORGANIZACIÓN DEL DOCUMENTO ................................................................................................................. 7
CAPÍTULO 2 EMULADOR DE FALLAS ..................................................................................................... 9
2.1 INTRODUCCIÓN ............................................................................................................................................ 10 2.2 TIPOS DE EMULADORES DE FALLAS ............................................................................................................. 10 2.3 CONVERTIDORES DE POTENCIA .................................................................................................................... 11
2.3.1 Inversores multinivel. ......................................................................................................................... 12 2.3.2 Inversor multinivel en cascada. .......................................................................................................... 14
2.4 FALLAS EN CONVERTIDORES DE CD-CA. .................................................................................................... 16 2.5 CONCLUSIONES ........................................................................................................................................... 18
CAPÍTULO 3 DISEÑO Y CONSTRUCCIÓN DE LA PLATAFORMA DE PRUEBAS ......................... 19
3.1 INTRODUCCIÓN. ........................................................................................................................................... 20 3.2 PLATAFORMA DE PRUEBAS .......................................................................................................................... 20
3.2.1 Inversores puente completo. ............................................................................................................... 22 3.2.1.1 Bus de CD. ..................................................................................................................................................... 22 3.2.1.2 Dispositivos de conmutación ......................................................................................................................... 25
3.2.2 Carga resistiva.................................................................................................................................... 28 3.2.3 Técnica de modulación ....................................................................................................................... 28 3.2.4 Diseño térmico .................................................................................................................................... 32 3.2.5 Generación de tiempo muerto ............................................................................................................. 35
3.3 SISTEMA EMULADOR DE FALLAS ................................................................................................................. 36 3.4 CONSTRUCCIÓN INVERSOR MULTINIVEL MONOFÁSICO. ............................................................................... 37 3.5 CONCLUSIONES ........................................................................................................................................... 38
Contenido cenidet
xiv
CAPÍTULO 4 RESULTADOS DE SIMULACIÓN Y EXPERIMENTALES ........................................... 39
4.1 RESULTADOS DE SIMULACIÓN. .................................................................................................................... 40 4.2 SIMULACIÓN INVERSOR MULTINIVEL MONOFÁSICO. ................................................................................... 41 4.3 SIMULACIÓN INVERSOR MULTINIVEL MONOFÁSICO CON EMULACIÓN DE FALLAS EN CIRCUITO ABIERTO EN
LAS CÉLULAS 1,2 Y 3. ......................................................................................................................................... 42 4.4 RESULTADOS EXPERIMENTALES. ................................................................................................................. 43 4.5 SEÑALES DE MODULACIÓN IPDPWM. ........................................................................................................ 44 4.6 VOLTAJE Y CORRIENTE EN LA CARGA RESISTIVA......................................................................................... 45 4.7 VOLTAJE EN LA CARGA RESISTIVA CON FALLAS. ......................................................................................... 46 4.8 CONCLUSIONES. .......................................................................................................................................... 49
CAPÍTULO 5 CONCLUSIONES Y TRABAJOS FUTUROS .................................................................... 51
5.1 CONCLUSIONES DEL TRABAJO. .................................................................................................................... 52 5.2 TRABAJOS FUTUROS. ................................................................................................................................... 53
REFERENCIAS BIBLIOGRÁFICAS ............................................................................................................... 55
ANEXO A. TRANSFORMADOR PARA EL BUS DE CD. ............................................................................. 59
ANEXO B. PRUEBA DEL MÓDULO IRAMS10UP60B. ................................................................................ 63
ANEXO C. DISEÑO DE PLACAS DEL INVERSOR MULTINIVEL........................................................... 65
cenidet Resumen
xv
RESUMEN:
Estudios recientes revelan que, en la actualidad, los sistemas de convertidores de potencia de
CD/CA son de gran utilidad tanto en aplicaciones domesticas como de tipo industrial. Dentro
de las topologías de estos convertidores se encuentra la configuración multinivel la cual, en
comparación a otras, es la que más ventajas presenta. Los estudios acerca de esta topología
están enfocados a sistemas tolerantes a fallas, pero la mayoría de los resultados obtenidos sólo
se comprueban en simulación, por lo que no consideran algunas condiciones que se presentan
en la realidad.
En la mayoría de los trabajos reportados experimentalmente manejan niveles de voltaje
relativamente bajos, menores a los utilizados en la realidad. En este trabajo de tesis se hace
una importante aportación para la continuidad de los estudios relacionados a sistemas
tolerantes a fallas, ya que el inversor multinivel en cascada que se presenta a continuación,
además de manejar niveles cercanos a los utilizados en casos reales, se distingue por emular
fallas en circuito abierto en los interruptores de potencia, característica que ayuda a estudiar el
comportamiento del sistema cuando ocurre una falla.
cenidet Abstract
xvii
ABSTRACT
Recent studies reveal that, currently, DC/AC power converters are widely used in consumer
and industrial applications. It has also been found that the multilevel inverter is much more
advantageous than other configurations. Currently, studies on this topology are focused on
fault-tolerant systems, but most of the results are obtained from simulation, and real-world
conditions are not taken into account.
Most of the work reported experimentally handle relatively low voltage levels, lower
than those used in actual applications. This thesis makes an important contribution for further
studies related to fault-tolerant systems. The cascade multilevel inverter described herein, in
addition to managing levels close to those used in reality, is characterized by an open-circuit
failure emulation feature, that helps study the system behavior when this conditions occurs.
cenidet Lista de acrónimos
xix
LISTA DE ACRÓNIMOS
ABS Sistema antibloqueo
APOD Disposición alterna opuesta de fase
BA Asistente de frenado
c.a. Circuito abierto
c.c. Corto circuito
CA Corriente alterna
CD Corriente directa
CMLI Inversor multinivel en cascada
DCMLI Inversor multinivel con diodos de enclavamiento
DSEP Dispositivo semiconductor de potencia
DSP Procesador digital de señales
EPROM Memoria de solo lectura programable borrable
FCMLI Inversor multinivel con condensadores flotantes
FPGA Arreglo de compuertas programables en campo
GCT Tiristor conmutado por compuerta
H Número de células
IGBT Transistor bipolar de compuerta aislada
IPD En disposición de fase
IPDPWM Modulación PWM en disposición de fase
LabVIEW Paquete computacional que se utiliza para programar lenguaje gráfico
LSPWM Modulación PWM por corrimiento de niveles
M Índice de modulación
MV Mediano voltaje
N Número de niveles de tensión
PCB Tarjeta de circuito impreso
PDPWM Modulación PWM por disposición de fase
PIC Controlador de interfaz periférico
POD Disposición opuesta de fase
PSPWM Modulación PWM por corrimiento de fase
PWM Modulación por ancho de pulso
STF Sistema tolerante a fallas
TCS Sistema de control por tracción
UPS Sistema de alimentación ininterrumpida
VHDL Lenguaje de descripción de para circuitos integrados de muy alta
velocidad
cenidet Nomenclatura
xxi
NOMENCLATURA
Voltaje de salida
Voltaje de corriente directa
Voltaje colector-emisor
Voltaje de control de un dispositivo (compuerta-emisor)
Interruptor 1
Voltaje entre fases (voltaje de línea)
Voltaje línea a neutro (voltaje de fase)
Voltaje pico de fase
Voltaje rms de fase
Voltaje de bus
Voltaje rms
Resistencia de la carga
Voltaje pico de la señal moduladora
Voltaje pico de la señal portadora
Voltaje colector-emisor máximo
Corriente máxima
Potencia por fase
joules por fase
joules por puente completo
Potencia total
Capacitor para la fuente de cd
Temperatura ambiente
Temperatura de unión
Resistencia térmica disipador-ambiente
Resistencia térmica unión-cubierta
Resistencia térmica cubierta-disipador
Pérdidas por conmutación
Pérdidas por conducción
Energía de encendido
Energía de apagado
Frecuencia de conmutación
Pérdidas en los diodos
D Ciclo de trabajo
Voltaje colector-emisor en saturación
Valor pico de la corriente en la carga
Caída de tensión del diodo
Nomenclatura cenidet
xxii
Tiempo muerto
Valor pico del voltaje en la carga
cenidet Lista de figuras
xxiii
LISTA DE FIGURAS
Figura 2.1. Clasificación de las topologías de los inversores. ............................................................... 12
Figura 2.2. Convertidor de dos, tres y n niveles. ................................................................................... 13
Figura 2.3. Inversor multinivel en cascada, una fase. ........................................................................... 14
Figura 2.4. Diagrama simplificado de la falla en circuito abierto. ........................................................ 17
Figura 2.5. Diagrama simplificado de la falla en cortocircuito. ............................................................ 18
Figura 3.1. Partes que conforma el inversor multinivel en cascada simétrico (7 niveles). ................... 21
Figura 3.2. Inversor puente completo. .................................................................................................. 22
Figura 3.3. Capacitor para el bus de CD. .............................................................................................. 24
Figura 3.4. Aplicación típica del módulo IRAMS10UP60B................................................................. 26
Figura 3.5. Énfasis de IGBT superiores. ............................................................................................... 27
Figura 3.6. Valor de capacitor bootstrap recomendado vs frecuencia de conmutación. ....................... 27
Figura 3.7. Estrategia de modulación IPDPWM. .................................................................................. 29
Figura 3.8. Distribución de las señales de la modulación IPDPWM. ................................................... 30
Figura 3.9. Función característica de una señal triangular. ................................................................... 30
Figura 3.10. Modulación IPDPWM mediante Matlab/Simulink. ......................................................... 31
Figura 3.11. Señales de conmutación modulación IPDPWM. .............................................................. 32
Figura 3.12. Circuito optoacoplador para las señales de control........................................................... 32
Figura 3.13. Disipador tipo “Half Brick” ventilado por convección natural. ....................................... 34
Figura 3.14. Señal de conmutación y su complemento 3.14a, tiempo muerto 3.14b ............................ 35
Figura 3.15. Circuito generador de tiempos muertos. ........................................................................... 35
Figura 3.16. Topología inversor puente completo emulador de fallas en circuito-abierto. ................... 36
Figura 3.17. Etapas del inversor multinivel en cascada. ....................................................................... 37
Figura 4.1. Esquema del inversor multinivel simulado en PSim v6.0. ................................................. 40
Figura 4.2. Voltaje de salida inversor multinivel en cascada. ............................................................... 41
Figura 4.3. Voltaje y corriente de salida inversor multinivel en cascada. ............................................. 41
Figura 4.4. Señales voltaje y corriente con falla en C1. ........................................................................ 42
Figura 4.5. Señales voltaje y corriente con falla en C2. ........................................................................ 42
Figura 4.6. Señales voltaje y corriente con falla en C3. ........................................................................ 43
Figura 4.7. Estructura e inversor multinivel construido. ....................................................................... 43
Figura 4.8. Señales PWM proporcionadas por la memoria NM27C256Q. ........................................... 44
Figura 4.9. Arriba Señal PWM, abajo complemento con tiempo muerto. ............................................ 45
Figura 4.10. Detalle del tiempo muerto. ............................................................................................... 45
Figura 4.11. Voltaje (arriba) y corriente (abajo). .................................................................................. 46
Figura 4.12. Voltaje y corriente al fallar la célula 1. ............................................................................. 47
Figura 4.13. Voltaje y corriente al fallar la célula 2. ............................................................................. 47
Figura 4.14. Voltaje y corriente al fallar la célula 3. ............................................................................. 48
Figura 4.15. Voltaje y corriente al fallar la célula 1 y 2. ....................................................................... 48
Lista de figuras cenidet
xxiv
Figura A-1. Fuentes de alimentación del inversor multinivel. .............................................................. 59
Figura A-2. Transformador para alimentación del bus de CD y módulo de potencia. .......................... 59
Figura A-3. Caracterización de los transformadores. ............................................................................ 61
Figura B-1. Prueba de los interruptores del módulo IRAMS10UP60B. ............................................... 63
Figura B-2. Señales medidas en la operación del módulo IRAMS10UP60B. ...................................... 63
Figura C-1. Diseño de los optoacopladores en prótel DXP. ................................................................. 65
Figura C-2a. Top Layer de los optoacopladores. .................................................................................. 65
Figura C-2b. Bottom Layer de los optoacopladores. ............................................................................ 65
Figura C-3. Placa de optoacopladores terminada. ................................................................................. 66
Figura C-4. Esquemático de los módulos IRAMS10UP60B ................................................................ 67
Figura C-5. PCB de los módulos IRAMS10UP60B. ............................................................................ 68
Figura C-6. Placa terminada de los módulos IRAMS10UP60B. .......................................................... 68
Figura C-7. Esquemático de la etapa de rectificación. .......................................................................... 69
Figura C-8. Etapa de rectificación terminada. ...................................................................................... 69
Figura C-9. Base del Inversor Monofásico. .......................................................................................... 70
Figura C-10. Inversor Monofásico. ....................................................................................................... 70
Figura C-11. Inversor multinivel monofásico en operación. ................................................................ 71
cenidet Lista de tablas
xxv
LISTA DE TABLAS
Tabla 3.1. Características carga trifásica. .............................................................................................. 20
Tabla 3.2. Características módulo IRAMS10UP60B. ........................................................................... 26
Tabla 3.3. Características de las señales para la modulación IPDPWM. .............................................. 29
Tabla 3.4. Descripción de los bloques utilizados en Simulink. ............................................................. 31
Tabla 3.5. Características técnicas de los puentes de rectificación. ...................................................... 37
Tabla 4.1. Características técnicas de los puentes de rectificación. ...................................................... 46
Tabla A-1. Voltajes medidos en los transformadores. .......................................................................... 60
Capítulo 1 Introducción general
En la actualidad, las necesidades en la industria respecto a la confiabilidad de los
sistemas de producción han aumentado considerablemente. Esto se debe a que las fallas en
diversas partes del sistema generan cuantiosas pérdidas económicas; de ahí el interés en
generar soluciones a dichos problemas.
En muchas industrias los motores eléctricos forman parte fundamental de los procesos
de producción, por lo que se requiere mantenerlos en operación continua y aceptable aún
después de que se presente una falla, con el propósito de evitar pérdidas económicas o daños
que pongan en riesgo la integridad física del operador.
Capítulo 1 Introducción general cenidet
2
1.1 Antecedentes
Hoy en día los estudios sobre diagnóstico de fallas, confiabilidad de sistemas,
reconfiguración y tolerancia de fallas cobran mayor importancia en las plantas industriales,
debido a que un paro no planeado resulta en severos daños y pone en riesgo no sólo la
seguridad humana, sino también la integridad ambiental o económica. Para cubrir las
necesidades de diagnóstico de fallas se ha desarrollado un conjunto de técnicas cuya función
principal es garantizar una operación segura y confiable del sistema, y también se han
realizado estudios acerca de estrategias tolerantes a fallas; todo esto con el propósito de
mantener en operación continua y de forma aceptable al proceso aún después de que ha
ocurrido una falla en el sistema [Blanke 00], [Isermann 02].
Los estudios de sistemas con tolerancia a fallas se encuentran en muchas aplicaciones
industriales, y el área de la electrónica de potencia no es la excepción, tal es el caso de las
técnicas de tolerancia a fallas aplicadas al convertidor multinivel en cascada [Rodríguez 02],
[Chiang Loh 05][Blanke 00]. En comparación con otras topologías multinivel, este
convertidor presenta ventajas en lo que se refiere a menores pérdidas, facilidad de control y
operación sin redes snubber. Los convertidores multinivel se usan con potencias media y alta;
una de las aplicaciones principales se encuentra con los accionadores de mediano voltaje
(MV), donde se utilizan a los IGBT (Insulate Gate Bipolar Transistors) y a los tiristores GCT
(Gate Commutated Thyristors) como dispositivos de conmutación [Mora 08].
Para mantener en operación un sistema electrónico de potencia aún después de que
ocurra una falla se utilizan estrategias de redundancia física y redundancia analítica [Ribeiro
01]. La redundancia física (también llamada redundancia material) se aplica cuando es posible
el reemplazo del elemento dañado por otro componente conectado en paralelo [Rodríguez 09];
principalmente se utiliza en los inversores convencionales medio puente y puente completo, en
donde el elemento que falla se aísla eléctricamente mediante la activación de interruptores
bidireccionales y la operación de fusibles. El uso de esta técnica en los inversores multinivel
resulta impráctico debido a que la cantidad de componentes incrementa el costo y el tamaño
del sistema. La redundancia analítica se aplica cuando un elemento realiza la misma función
mediante señales de control diferente; esta técnica se aplica a convertidores multinivel en
cascada debido a que es posible obtener la misma señal de salida mediante la modificación de
los estados de conmutación; dicho de otra manera, hay diversas formas de obtener un nivel de
voltaje intermedio a la salida del inversor [Mora 08].
cenidet Capítulo 1 Introducción general
3
En los últimos años el inversor con mayor impacto para su estudio en sistemas
tolerantes a fallas (STF) es el multinivel en cascada, el cual es muy atractivo debido a que
cuenta con redundancia de estados de conmutación para generar un nivel de tensión
intermedio a la salida. Además, los inversores multinivel pueden operar de manera simétrica o
asimétrica, lo que repercute en una amplia variedad de técnicas que pueden aplicarse en el
marco de la redundancia analítica [Marcelo 08].
1.2 Estado del arte
La revisión del estado del arte muestra un panorama general de los avances en el área
de conocimientos relacionada con la presente tesis. Los tópicos de interés son dos: por un lado
los convertidores multinivel en cascada y por el otro lado los sistemas tolerantes a falla
(focalizando el estudio a los emuladores de fallas). Los resultados de la revisión de la literatura
se muestran a continuación clasificados por tópicos de interés.
Trabajos relacionados con inversores multinivel en cascada.
Multilevel Inverters: A Survey of Topologies, Controls, and Applications
José Rodríguez, Jih-Sheng Lai, and Fang Zheng Peng [Rodriguez 02]
Se describen las topologías más importantes de los inversores multinivel: inversores de
diodos de enclavamiento, inversores de capacitores flotantes e inversores de puentes en
cascada. También se presentan los tipos de control más relevantes y el desarrollo de
métodos de modulación para esta familia de convertidores: modulación por ancho de pulso
sinusoidal, eliminación selectiva de armónicos y modulación vectorial. Para finalizar se
muestran algunas aplicaciones industriales y aspectos tecnológicos. Esta referencia es
básica en el estudio introductorio de los convertidores multinivel en cascada.
Fundamental Study of 2-level and 3-level Frecuency Converters
Markku Jokinen, and Anssi Lipsanen [Jokinen 05]
Este artículo hace énfasis en la necesidad de desarrollar nuevas posibilidades de fuentes de
energía que manejen potencias altas. Describe los fundamentos de las topologías de los
convertidores de frecuencia de 3 niveles y estimación de pérdidas de potencia entre
convertidores genéricos de 2 y 3 niveles. La estimación de pérdidas de potencia se basa en
el análisis de las hojas de especificaciones de los semiconductores.
Capítulo 1 Introducción general cenidet
4
Trabajos relacionados con sistemas tolerantes a fallas.
Fault-tolerant Drive-by-wire Systems
By Rolf Isermann, Ralf Schwarz, and Stefan Stölzl [Isermann 02]
Este artículo inicia con una revisión de manejo electrónico con sistemas tales como ABS
(Antilock Brake System), TCS (Traction Control System), ESP (electronic stability control
y BA (Brake Assistant). Además, se comentan los métodos de detección de fallas para
usarse en componentes de bajo costo, seguidos de una revisión de principios para diseño
de sensores tolerantes a fallas, actuadores y comunicación.
Concepts and Methods in Fault-tolerant Control
Mogens Blanke, Marcel Staroswiecki and N. Eva Wu [Blanke 01]
Este trabajo ofrece una visión general de las herramientas recientes para analizar y estudiar
la estructura y otras propiedades fundamentales de un sistema automatizado, de manera
que cualquier redundancia inherente en el control de proceso se puede utilizar plenamente
para mantener la disponibilidad a pesar de que las fallas puedan ocurrir.
Fault Tolerant Three-Phase AC Motor Drive Topologies; A Comparison of Features, Cost,
and Limitations
Brian A. Welchko, Thomas A. Lipo, Thomas M. Jahns and Steven Schulz [Welchko 03]
Este artículo compara las topologías de inversores para el manejo de motores de AC
trifásicos tolerantes a fallas, que se han propuesto para proporcionar una capacidad de
salida para las fallas del inversor de corto circuito y circuito abierto.
Trabajos que combinan convertidores multinivel en cascada y tolerancia a fallas.
Reconfiguration of Carrier-Based Modulation Strategy for Fault Tolerant Multilevel
Inverters
Mingyao Ma, Lei Hu, Alian Chen, and Xiangning He [Mingyao 07]
Este artículo se centra en el potencial que tienen los inversores multinivel en aplicaciones
tolerantes a fallas con estados de conmutación redundantes. Se analizan las siguientes
topologías: inversores multinivel en cascada e inversores de capacitores flotantes. El
método de reconfiguración para la falla se basa en los tipos de modulación PDPWM
(Phase Disposition Pulse Width Modulation) y PSPWM (Phase Shifted Pulse Width
Modulation). Se muestran resultados en simulación y experimentas.
cenidet Capítulo 1 Introducción general
5
A Multilevel Converter Topology With Fault-Tolerant Ability
Alian Chen, Lei Hu, Lifeng Chen, Yan Deng, and Xiangning He [Chen 05]
Se propone una nueva tecnología con la capacidad de tolerancia a fallas que mejora la
confiabilidad de los convertidores multinivel; esta nueva topología se desarrolla a través
del análisis de los diferentes modos de falla en los dispositivos de potencia.
Análisis de un convertidor multinivel en cascada con tolerancia a fallas en los interruptores
empleando la técnica IPDPWM
Dante D. Mora Villagarcía [Mora 08]
En esta tesis se analiza el inversor multinivel en cascada aplicado a sistemas tolerantes a
fallas, utilizando como estrategia de modulación la técnica IPDPWM (In Phase
Disposition Pulse Width Modulation). Se realiza un estudio de fallas en circuito abierto y
corto circuito; además, se muestra la estrategia de reconfiguración de las señales de
compuerta para un sistema trifásico, con el fin de obtener un voltaje línea-línea
balanceado.
Los trabajos de investigación presentados anteriormente revelan el impacto que tienen
hoy en día los sistemas tolerantes a fallas en los inversores de potencia. Dichos estudios se
enfocan principalmente en la modificación de las técnicas de modulación para mantener en
operación al sistema aún bajo la presencia de fallas.
Una de las características importantes para analizar de manera controlada la respuesta
de los STF bajo la presencia de fallas, es implementar circuitos que emulen dicho
comportamiento en el sistema; lo cual se realiza mediante un emulador de fallas.
1.3 Problemática y propuesta de solución
Los resultados obtenidos en [Mora 08] a nivel simulación, fueron exitosos para la
operación de un convertidor multinivel en cascada con tolerancia a fallas; además, presenta
resultados experimentales en donde la alimentación del bus de CD que maneja el inversor es
relativamente baja; esto hace que problemas tales como: acoplamiento magnético, pérdidas
por conmutación, y problemas térmicos, entre otros, no repercutan en la operación y eficiencia
del inversor. El presente trabajo de investigación tiene como finalidad extrapolar la maqueta
Capítulo 1 Introducción general cenidet
6
experimental de [Mora 08] a una plataforma de pruebas; con el propósito de verificar los
efectos que se pueden presentar en el inversor en una aplicación más realista.
La plataforma de pruebas de este trabajo cuenta con la característica de alimentar a
diversos tipos de cargas (resistivas e inductivas); además, puede emular fallas de circuito
abierto en los dispositivos de conmutación del inversor y proporcionar un voltaje entre línea y
neutro cercano a los 220 Volts.
El circuito del inversor multinivel en cascada cuenta con un número excesivo de
dispositivos de conmutación (12 interruptores para un inversor multinivel monofásico de 7
niveles), lo que involucra un aumento en el costo y tamaño del sistema; por lo tanto, es
necesario utilizar módulos discretos que contengan internamente paquetes de interruptores,
como por ejemplo el IRAMS10UP60B, el cual cuenta con una topología puente completo
para un sistema trifásico.
1.4 Objetivo general y objetivos particulares
Diseñar y construir un inversor multinivel simétrico monofásico de 7 niveles, que tenga la
característica de emular fallas en los interruptores de cada celda que componen al inversor.
Los objetivos particulares son:
Analizar el comportamiento del inversor al trabajar con diferentes tipos de carga.
Establecer los alcances que se tienen al utilizar módulos IRAMS10UP60B en
aplicaciones multinivel.
Desarrollar un inversor que ayude a facilitar estudios futuros, en la línea de
investigación “diagnóstico de fallas, tolerancia a fallas y confiabilidad”.
Construir un inversor modular, que permita emular fallas en los interruptores (sólo
circuito abierto) que componen al inversor multinivel.
1.5 Alcance
El trabajo de tesis tiene como alcance diseñar y construir un inversor multinivel monofásico en
cascada, capaz de operar con diferentes estrategias de modulación. El diseño del inversor
permite modificar de manera sencilla el nivel de voltaje del bus de CD, así como cambiar la
cenidet Capítulo 1 Introducción general
7
fuente que lo proporciona. Además, el inversor podrá emular fallas de circuito abierto en los
interruptores que conforma el sistema.
1.6 Organización del documento
En el capítulo 2 se presenta de manera general la definición y clasificación de los
diferentes tipos de emulador que existen. Además, se muestran las topologías de inversores
multinivel que existen.
El capítulo 3 está dedicado al diseño y construcción del inversor multinivel en cascada
con tolerancia a fallas. El diseño contempla de manera general tres partes: cálculo de voltajes
y corrientes para la selección de los dispositivos de conmutación, cálculo del capacitor de bus
de cd, y lo relacionado al diseño térmico.
En el capítulo 4 se muestran los resultados obtenidos del inversor multinivel
monofásico en cascada, emulando fallas en la célula 1, 2 y 3.
Finalmente, en el capítulo 5, se presentan las conclusiones del trabajo de investigación,
así como los trabajos futuros.
Capítulo 2 Emulador de fallas
Los estudios realizados a nivel teórico en el área de la ingeniera electrónica,
contribuyen actualmente en soluciones a diversos tipos de problemas, entre los que destacan
los del área industrial; principalmente en problemas que generan tanto pérdidas económicas
como humanas. Sin embargo, este tipo de estudios antes de ser aplicados a problemas reales,
son comprobados a nivel simulación, donde los resultados obtenidos son una aproximación a
lo que puede ocurrir en la realidad.
En algunos casos, no es suficiente validar los resultados mediante una simulación; por
ejemplo en la electrónica de potencia en donde los niveles de voltaje y corriente que se
manejan en los sistemas son elevados; por lo tanto, es de gran interés desarrollar un sistema
en donde los resultados obtenidos presenten una mayor aproximación a la realidad.
Capítulo 2 Emulador de fallas cenidet
10
2.1 Introducción
Un sistema tolerante a fallas es aquel en el cual el proceso se mantiene en operación
continua de forma aceptable, aun después de que ocurre una falla. Su operación se logra
mediante un conjunto de técnicas desarrolladas para incrementar la disponibilidad del sistema
y disminuir los riesgos probables de fallas [Mora 08]. Sus aplicaciones más comunes están
encaminadas a procesos en donde se ponen en riesgo, tanto ganancias económicas como la
integridad humana, como por ejemplo en la industria petrolera, metalúrgica y del acero.
En [Blanco 09] se desarrolla un sistema inversor-motor tolerante a fallas basado en la
medición de la señal de compuerta del IGBT; en este sistema se presentan novedosas técnicas
de detección de averías en los dispositivos de conmutación, así como un estudio para definir el
tiempo más adecuado para el remplazo del elemento dañado. En este trabajo, las fallas se
emulan mediante la ayuda de hardware externo.
En informática, un emulador es un software que permite ejecutar programas de
computadora o videojuegos en una plataforma (arquitectura hardware o sistema operativo)
diferente de aquella para la cual fueron escritos originalmente. En electrónica, un emulador es
una copia virtual de un dispositivo físico, el cual trata de modelar de forma precisa el
dispositivo que se está emulando.
En términos de STF, el concepto emulador se utiliza para representar de manera virtual
el estado de un dispositivo; es decir: si se quiere observar el comportamiento de un sistema al
ocurrir un cambio de estado en uno de sus elementos, pero sin que llegue a cambiar, se puede
lograr mediante la emulación virtual de su estado. Cuando se hacen estudios del
comportamiento que tiene un sistema al ocurrir una falla de forma real en alguno de sus
elementos, se incrementa el costo de acuerdo al número de pruebas que se realicen. Los
emuladores de fallas reducen considerablemente el costo de los estudios en los STF.
2.2 Tipos de emuladores de fallas
Existen diversas formas de emular fallas en un STF. Generalmente se emulan mediante
software (modelos, observadores), aunque también se pueden emular utilizando hardware
(circuitos digitales, dispositivos de conmutación, etc.). En este escenario, los emuladores se
pueden clasificar en:
cenidet Capítulo 2 Emulador de fallas
11
a) Emulador mediante software
Se caracteriza por utilizar herramientas de computación. Preferentemente se utilizan
lenguajes de programación como JAVA, C, C++, VHDL, en dispositivos tipo FPGA (Field
Programmable Gate Array), PIC (Peripheral Interface Controller) y DSP (Digital Signal
Processor), en los cuales se programan los modelos que representan tanto el funcionamiento
de un sistema como los posibles tipos de fallas.
b) Emulador mediante hardware
Se caracteriza por utilizar elementos o dispositivos físicos para la emulación de fallas:
interruptores, circuitos lógicos (Flip-Flops), entre otros. En [Marco 09] se utiliza un circuito
conformado por compuertas lógicas para emular las fallas.
En este trabajo es de interés la emulación de fallas mediante hardware en un inversor
multinivel, por lo que su estudio se revisa a continuación:
2.3 Convertidores de potencia
La electrónica de potencia de manera general, se encarga del estudio de la conversión
eficiente de la energía. Existen principalmente 4 tipos de convertidores.
Convertidor de corriente alterna – corriente directa (CA-CD)
También llamado rectificador, su topología básica se integra por un diodo y un filtro, la
cual se complica al querer tener una mejor calidad en la señal de salida.
Convertidor de corriente alterna – corriente alterna (CA-CA)
También llamado cicloconvertidor, el propósito de conversión es el de controlar o
modificar las características de la señal, tales como: tensión, corriente, frecuencia, n° de fases
etc.
Capítulo 2 Emulador de fallas cenidet
12
Convertidor de corriente directa – corriente directa (CD-CD)
También llamado fuente conmutada, su función principal es la de elevar o disminuir la
tensión de CD de salida respecto a la de entrada y obtener un nivel de CD regulado.
Convertidores de corriente directa - corriente alterna (CD-CA)
También llamado inversor, su función principal es la de generar una tensión alterna de
salida controlada a partir de una tensión de entrada de CD.
En general, las aplicaciones que tienen los diferentes convertidores en la realidad son
enormes. En esta sección hablaremos en particular de los inversores multinivel debido a que es
la topología de estudio en este tema de tesis.
Los inversores generan una salida de CA a partir de una fuente de CD. Se pueden
clasificar en función del número de niveles en la onda de salida, tal como se muestra en la
Figura 2.1
INVERSORES
BINIVEL
MULTINIVEL
MEDIO PUENTE
PUENTE H
CONEXIÓN CASCADA
PUENTE H
DIODOS DE
ENCLAVAMIENTO
CAPACITORES
FLOTANTES
Figura 2.1. Clasificación de las topologías de los inversores.
Como ya se ha mencionado anteriormente, la topología de interés es la de inversores
multinivel, la cual se describe a continuación:
2.3.1 Inversores multinivel.
Estudios relacionados con los convertidores CD-CA muestran las ventajas y
desventajas que existen entre las topologías mostradas anteriormente en la Figura 2.1, en
cenidet Capítulo 2 Emulador de fallas
13
donde los convertidores multinivel presentan mayores ventajas, de las que destaca generar
ondas de salida con tensiones superiores a la capacidad de bloqueo de los transistores, sin
recurrir a transformadores para aumentar los niveles de tensión, ya que básicamente un
inversor multinivel sintetiza una onda de tensión en varios niveles de CD escalonados
[Bárcenas 02], por lo que se logra una reducción de armónicos en su salida de voltaje.
Los convertidores multinivel incluyen un arreglo de interruptores de potencia y
capacitores como fuentes de voltaje. Los niveles de tensión de CD en la onda de salida están
determinados por el número de interruptores que se utilicen, a mayor número de interruptores,
el voltaje y la distorsión armónica total en la señal de salida serán menores. La Figura 2.2
muestra un diagrama esquemático de un convertidor multinivel con diferentes números de
niveles, donde los semiconductores de potencia se representan por interruptores ideales con
varias posiciones.
Vc
Vc
Vc
Vc
Vc
Vca
a
a
0 0 0
Va0
Va0
Va0C1
C1
C1
C2
C2
Cn
Figura 2.2. Convertidor de dos, tres y n niveles.
En general, los inversores multinivel se clasifican en tres topologías básicas:
Inversor en cascada CMLI (Cascade Multilevel Inverter)
Inversor con diodos de enclavamiento DCMLI (Diode Clamped Multilevel Inverter)
Inversor con condensadores flotantes FCMLI (Flying Capacitor Multilevel Inverter)
En [Bárcenas 02] se muestran las ventajas y desventajas de las topologías de los
inversores multinivel, en donde se establece que la topología con mayores ventajas es la del
inversor multinivel en cascada.
Capítulo 2 Emulador de fallas cenidet
14
2.3.2 Inversor multinivel en cascada.
Su topología básica se muestra en la Figura 2.3. Los inversores multinivel en cascada
pueden clasificarse en simétrico y asimétrico, esto de acuerdo al nivel de voltaje en la
alimentación del bus de cada célula.
VCD
S1
S1
+-
S2
S2
a
VCD
S3
S3
+-
S4
S4
b
Célula 1
Célula 2
Figura 2.3. Inversor multinivel en cascada, una fase.
Este tipo de inversor cuenta con las siguientes características:
Puede evitar el uso de diodos de enclavamiento o condensadores para la alimentación
del bus de CD, por lo que se evitan problemas de desbalance en estas tensiones.
El voltaje que proporciona el inversor es la suma de las tensiones de salida de los
inversores puente completo individuales.
El voltaje de salida obtenido en un inversor presenta un contenido armónico menor que
el obtenido en un inversor convencional de potencia equivalente.
En una onda de salida de amplitud acotada, conforme aumenta el número de niveles, la
tensión que soportan los dispositivos semiconductores disminuye, debido a que cada
inversor maneja sólo la tensión presente en su fuente de alimentación.
Cuando se implementa un inversor con más de 7 niveles, la complejidad del control
tiende a aumentar.
A continuación se presentan las características del inversor simétrico y asimétrico, así
como las ventajas y desventajas de cada uno de ellos:
cenidet Capítulo 2 Emulador de fallas
15
a) Convertidor multinivel simétrico en cascada.
Está constituido por inversores de la topología puente completo conectados en cascada;
lo que permite dividir la tensión total del sistema en cada uno de los inversores o células. El
número de niveles (N) generados en la tensión de salida depende del número de células (H) de
acuerdo a la ecuación 2.1, donde todas las células tienen la misma tensión de entrada.
(2.1)
Las ventajas y desventajas del inversor multinivel en cascada simétrico son las
siguientes:
Ventajas.
Control sencillo y se puede usar cualquier técnica PWM (Pulse Width Modulation)
basada en multi-portadoras o espacios vectoriales. La reconfiguración de la
modulación permite modificar adecuadamente los estados de conmutación para
compensar la falla.
Su característica de modularidad se puede aprovechar en la reestructuración del
sistema para tolerar fallas [Mingyao Ma 07], [Wei 03].
Desventajas.
Su desventaja es que necesita fuentes de CD aisladas que alimenten el bus de CD, lo
que se ve reflejado en el alto costo que podría generar un transformador de entrada
[Eaton 03].
b) Convertidor multinivel asimétrico en cascada.
En este caso los niveles de alimentación para cada célula del inversor son de valores
diferentes. Se clasifican de acuerdo a la relación que guardan entre sí las fuentes de CD para
cada célula; esto es, en potencias de 2 (Vcd, 2Vcd, 4Vcd, 8Vcd, etc.) o en potencias de 3
(Vcd, 3Vcd, 9Vcd,27Vcd, etc.). El número máximo de niveles para un inversor asimétrico de
potencia 3 se calcula mediante la ecuación 2.2 [Marcelo 08].
(2.2)
Capítulo 2 Emulador de fallas cenidet
16
Mientras que para un inversor asimétrico de potencia 2, el número máximo de niveles
en la tensión de salida se determina con base en la ecuación 2.3.
(2.3)
Donde:
N= número de niveles en el voltaje de salida.
H= número de células del inversor.
Las ventajas y desventajas del inversor multinivel en cascada asimétrico son las
siguientes:
Ventajas:
Se obtiene un número de niveles de voltaje de salida mayor que las que se obtienen con
un inversor multinivel en cascada simétrico, teniendo el mismo número de células.
Desventajas:
Su principal desventaja es que necesita fuentes de CD aisladas para cada célula, lo que
se ve reflejado en el alto costo que podría generar un transformador de entrada [Eaton
03].
La célula que maneje el voltaje mayor será más vulnerable a fallas.
2.4 Fallas en convertidores de CD-CA.
En [Aguayo 04] se habla de las fallas más comunes en los convertidores de CD-CA, las
cuales se presentan debido a que un sistema inversor está integrado por elementos
electrónicos. Dichas fallas se clasifican en:
Fallas en la fuente de CD (por ejemplo en los diodos de rectificación)
Fallas en los DSEP (Dispositivo Semiconductor de potencia)
Fallas en el control de los DSEP
Fallas térmicas en los DSEP
Fallas en la carga
cenidet Capítulo 2 Emulador de fallas
17
Las fallas más comunes en los DSEP, son:
Dispositivo en circuito abierto 18%
Dispositivo en corto circuito 15%
Fallas de control 30%
Fatiga térmica 25%
Otras fallas 12%
Estudios relacionados con las fallas en los convertidores multinivel se han enfocado
principalmente en fallas de corto circuito y circuito abierto, lo que equivale a un 33% de las
fallas más comunes en los DSEP. Por lo tanto, se hace énfasis en este tipo de fallas.
Fallas en circuito abierto
Se presenta en los dispositivos de conmutación del inversor cuando alguno de ellos
permanece apagado, aun cuando la señal de compuerta esté activándolo, por lo que de acuerdo
al número de componentes serán los casos posibles de falla. En este caso no se puede
transferir energía a través del convertidor hacia la carga.
La generación de esta falla se produce por diversas causas: puede ser por un problema
a nivel comando o bien una falla interna del componente. El diagrama del circuito
simplificado para la falla de circuito abierto se muestra en la Figura 2.4.
VGE
c.a.
S1
Figura 2.4. Diagrama simplificado de la falla en circuito abierto.
Fallas en cortocircuito
Se presenta cuando un interruptor se cierra, estando otro aún cerrado en la misma rama
del inversor. Cuando ocurre esta falla no es posible la transferencia de energía hacia la carga
Capítulo 2 Emulador de fallas cenidet
18
por lo que se presenta una sobrecorriente entre el voltaje de alimentación y dos DSEP [Mora
08]. El diagrama simplificado para la falla en cortocircuito se muestra en la Figura 2.5.
VGEc.c.
S1
Figura 2.5. Diagrama simplificado de la falla en cortocircuito.
2.5 Conclusiones
El término emulador se considera complicado de tratar, ya que se utiliza en diversas
áreas, sin embargo el enfoque que se le da en esta sección es con el fin de tener una plataforma
experimental que sea capaz de emular fallas en circuito abierto.
Las fallas de mayor estudio en los convertidores CD-CA son las fallas en circuito
abierto y cortocircuito, por lo que es de gran interés analizar el comportamiento de un sistema
al ocurrir cualquiera de estas fallas. En este trabajo de tesis sólo se aborda el estudio de la falla
en circuito abierto; esta limitación la establece los dispositivos de conmutación que se
proponen en el diseño del inversor, mostrado en la siguiente sección.
Capítulo 3 Diseño y construcción de la
plataforma de pruebas
Cuando se habla de llevar a cabo la implementación de un circuito en el área de la
electrónica de potencia, lo primero que pasa por la mente es saber ¿Cómo se va a hacer?
Antes que nada se deben de acotar perfectamente los alcances y establecer las características
del circuito a implementar.
Determinar qué tipo y cuáles son los parámetros de los dispositivos que se van a
utilizar forma parte del diseño del circuito y del proceso de implementación. Sin embargo a
pesar de que se elijan los dispositivos adecuados, una consideración importante es realizar
una simulación del circuito a implementar, a fin de obtener resultados que muestren una
aproximación a lo que se puede esperar en la realidad.
Capítulo 3 Diseño y construcción de la plataforma de pruebas cenidet
20
3.1 Introducción.
El inversor multinivel monofásico propuesto en esta tesis cuenta con características tales como
la emulación de fallas de circuito abierto en los interruptores, lo cual ayuda a estudiar el
comportamiento que tiene el voltaje de salida ante la presencia de esta falla; además, trabaja con
diversas técnicas de modulación, así como con distintos tipos de alimentación para el bus de CD. En
conjunto con dos inversores monofásicos similares, con el fin de tener un sistema trifásico, se pueden
realizar estudios con sistemas tolerantes a fallas, aplicando técnicas de reconfiguración como las
mostradas en [Mora 08].
Con el propósito de tener una plataforma de pruebas con facilidades de operación, que pueda
utilizarse para estudios de sistemas tolerantes a fallas, las condiciones de diseño (índice y técnica de
modulación, la frecuencia de conmutación, etc.) se basan en los resultados descritos en [Mora 08] para
tolerar una o dos células con falla por fase.
Para determinar los niveles de voltaje y corriente que manejan los dispositivos de conmutación,
se utiliza una carga trifásica; sus características se muestran en la Tabla 3.1.
Tabla 3.1. Características carga trifásica.
Parámetro Valor
Voltaje entre fases ( ) 440 Vrms.
Potencia 2235 Watts
Corriente nominal 2.1 Amp.
3.2 Plataforma de pruebas
En el capítulo anterior se expusieron las características del inversor multinivel con
puentes conectados en cascada, el cual es utilizado en este trabajo de tesis. En la Figura 3.1 se
muestra cada una de las partes que conforma el inversor multinivel a implementar.
cenidet Capítulo 3 Diseño y construcción de la plataforma de pruebas
21
VCD
S1
S1
+-
S2
S2
VCD
S3
S3
+-
S4
S4
Célula 1
Célula 2
VCD
S5
S5
+-
S6
S6
Célula 3
CARGA
(Resistiva)
Mo
du
laci
ón
IP
DP
WM
Emulador de
Falla
Emulador de
Falla
Emulador de
Falla
Cir
cuit
o g
ener
ado
r d
e ti
emp
os
mu
erto
s
Cir
cuit
o d
e o
pto
aco
pla
do
res
Control
Figura 3.1. Partes que conforma el inversor multinivel en cascada simétrico (7 niveles).
La implementación de la topología de la Figura 3.1, está integrada básicamente de lo
siguiente:
3 inversores puente completo.
3 fuentes de CD para la alimentación de las células.
Una carga conectada en la salida del inversor.
Señales de control para la conmutación de los dispositivos IGBT (12 señales en total)
3 emuladores de falla en circuito-abierto.
A continuación se describe el diseño de cada uno de los requerimientos de la topología
presentada en la Figura 3.1.
Capítulo 3 Diseño y construcción de la plataforma de pruebas cenidet
22
3.2.1 Inversores puente completo.
Un inversor multinivel en cascada se caracteriza por tener 2 o más circuitos puente
completo conectadas en serie. Cada célula que conforma al inversor se encuentra conectada de
forma aislada, por lo que el diseño de un inversor multinivel en cascada se reduce al de un
circuito en configuración puente completo (ver Figura 3.2)
VCD
S1
S1
+-
S2
S2
A B
Figura 3.2. Inversor puente completo.
El circuito de la figura 3.2 utiliza IGBT como elementos de conmutación, cuya
selección se hace con base en los niveles de voltaje y corriente que se requieran en la
implementación. Por lo tanto, es necesario calcular la tensión que alimente al bus de CD.
3.2.1.1 Bus de CD.
El nivel de tensión del bus de CD se determina con base en el voltaje que requiere la
carga. En este caso los cálculos se realizan para un inversor trifásico, a pesar de que sólo se
desarrolle un inversor monofásico.
El voltaje de línea a neutro (también llamado voltaje de fase) está determinado por la
ecuación (3.1).
√ (3.1)
Donde:
= Voltaje de fase
= Voltaje de línea
cenidet Capítulo 3 Diseño y construcción de la plataforma de pruebas
23
Si el voltaje en la ecuación 3.1 es un valor rms, el valor pico se determina con la
ecuación (3.2).
√ (3.2)
De acuerdo a las ecuaciones (3.1), (3.2) y el voltaje de línea de la tabla 3.1, el voltaje
pico entre línea y neutro es igual a:
√ (3.3)
Con el voltaje calculado en la ecuación (3.3) se determina el voltaje de alimentación
para el bus de CD de cada célula del inversor multinivel; para ello, el se divide entre el
número de células del inversor (en este caso 3 células). El voltaje del bus de cada célula está
dado por la ecuación (3.4):
(3.4)
En el circuito de la figura 3.1 se observa que las células 1, 2 y 3 se encuentran
conectadas de forma aislada, es decir, no comparten la misma referencia de voltaje entre ellas;
por lo que en la construcción se utilizan transformadores para el aislamiento de las fuentes. De
acuerdo a la ecuación (3.4) se necesita un voltaje aproximado de 120 V de CD para la
alimentación de cada célula del inversor; este voltaje es el resultado de la rectificación de la
salida de cada transformador, por lo tanto el voltaje eficaz que debe proporcionar cada uno
está determinado por la ecuación (3.5). Los detalles del transformador utilizado en la
implementación se muestran en el Anexo A.
√ (3.5)
Capacitor para el bus de CD
El valor del capacitor de bus para la fuente de alimentación se puede obtener de
diferentes formas: considerando el tamaño de rizo que se pretende obtener a la salida o
mediante la energía demandada por la carga [Bárcenas 02]. En este caso se considera más
apropiado utilizar la segunda opción, por lo que el valor de la capacitancia y el voltaje se
calculan de la siguiente manera:
Capítulo 3 Diseño y construcción de la plataforma de pruebas cenidet
24
La potencia que maneja cada una de las fases de un sistema trifásico está dada por:
(3.6)
En un ciclo de línea los joules necesarios por fase son:
(3.7)
Los joules que cada célula del inversor utilizará, considerando que son 3 inversores
puente completo por fase son:
(3.8)
Por lo tanto, el valor del capacitor para la fuente de alimentación de bus de CD se
calcula con:
(3.9)
Debido a problemas de disponibilidad, en la implementación se utilizaron 2 capacitores
de 4700 µF a 100 V conectados en serie; las características del capacitor resultante son
mostradas en la Figura 3.3.
100 V
100 V
4700 µF
4700 µF
2350 µF
200 V
Figura 3.3. Capacitor para el bus de CD.
cenidet Capítulo 3 Diseño y construcción de la plataforma de pruebas
25
3.2.1.2 Dispositivos de conmutación
En aplicaciones de potencia la transferencia de energía hacia la carga generalmente se
hace mediante interruptores IGBT, debido a que este tipo de dispositivos están diseñados para
operar a niveles de corriente y voltaje medianos.
Con el fin de prevenir daños al equipo debido a transitorios de tensión que pudieran
presentarse, en [Bárcenas 02] se propone un margen de seguridad en los niveles de voltaje y
corriente del 80 % para la selección de los dispositivos de conmutación, por lo tanto los
niveles que deben soportar los componentes IGBT se calculan mediante las ecuaciones (3.10)
y (3.11).
De acuerdo a la ecuación (3.4), el voltaje en los interruptores es de 120 V. Por lo tanto,
el voltaje máximo permitido considerando el margen de seguridad es:
(3.10)
La corriente nominal máxima permitida por la carga es:
(3.11)
Por facilidad de implementación en los circuitos medio puente y puente completo es
común utilizar módulos de IGBT conformados por dos dispositivos de conmutación cada uno,
sin embargo resulta impráctico utilizar este tipo de módulos en otras topologías como lo son
las configuraciones multinivel, debido a la cantidad de elementos que se requieren. Por tal
motivo, se busca utilizar otro tipo de módulos como por ejemplo los de la serie
IRAMS10UP60B los cuales internamente tienen un inversor trifásico. Las características
principales de este módulo se presentan en la Tabla 3.2. En donde se puede observar que los
niveles de voltaje y corriente que maneja este módulo exceden a los obtenidos en las
ecuaciones (3.10) y (3.11); además, en el mercado no se ofrecen módulos con 4 interruptores.
Capítulo 3 Diseño y construcción de la plataforma de pruebas cenidet
26
Tabla 3.2. Características módulo IRAMS10UP60B.
Los módulos IRAMS10UP60B se caracterizan por requerir muy pocos elementos
externos para su operación. en la Figura 3.4 se muestra una aplicación típica de este
dispositivo (control de un motor), Y se pueden observar los elementos internos (encerrados
mediante el recuadro punteado) y los elementos externos (elementos fuera del recuadro
punteado)
Figura 3.4. Aplicación típica del módulo IRAMS10UP60B.
cenidet Capítulo 3 Diseño y construcción de la plataforma de pruebas
27
Uno de los elementos internos con que cuenta este módulo es el circuito que tiene la
función de acondicionar las señales mando para la activación de las compuertas de los
componentes IGBT, por lo que no es necesario implementar circuitos impulsores de manera
externa (en el Anexo B se muestran los resultados al operar cada uno de los interruptores del
módulo). Otra de las características que distinguen al módulo es que no requiere de fuentes
aisladas para conmutar los interruptores superiores de cada circuito puente completo,
remarcados en la Figura 3.5, debido a que cuenta con un modo de operación llamado
bootstrap.
VCD
S1
S2
+-
S3
S4
CARGA baVO
Figura 3.5. Énfasis de IGBT superiores.
Operación en modo bootstrap
En términos generales, este modo de operación requiere para su funcionamiento de 3
capacitores conectados de forma externa y 3 diodos conectados de manera interna,
considerando que se trata de un inversor trifásico. En [Note AN-1044] y [Cervantes 09] se
describe en forma detallada la operación del modo bootstrap. Para determinar el valor de los
capacitores externos se requiere conocer la frecuencia de conmutación, ver Figura 3.6.
Figura 3.6. Valor de capacitor bootstrap recomendado vs frecuencia de conmutación.
Capítulo 3 Diseño y construcción de la plataforma de pruebas cenidet
28
Con base en la frecuencia de conmutación y la Figura 3.6, el valor del capacitor
bootstrap es de 3.3µF. El material se elige de tantalio, esto de acuerdo a las recomendaciones
del fabricante.
3.2.2 Carga resistiva.
Para efectos de simulación, se hace necesario calcular el valor de la carga resistiva, la cual se
calcula en la ecuación (3.12).
(3.12)
En la implementación se utiliza como carga resistiva a 2 focos incandescentes
conectados en serie de 100 Watts y 125 V cada uno.
3.2.3 Técnica de modulación
Las técnicas utilizadas en las topologías multinivel se pueden clasificar de acuerdo a
[Holmes 03], en donde se encuentra información más detallada de cada una de ellas.
Técnica de conmutaciones a frecuencia fundamental o escalera.
Técnica PWM programado.
Técnica PWM vectorial SVPWM(Space Vector Pulse Width Modulation).
Técnica PWM sinusoidal basado en multi-portadoras.
Técnica PSPWM (Phase Shifted Pulse Width Modulation)
Técnica LSPWM (Level Shifted Pulse Width Modulation): IPD o PD (In Phase
Disposition), APOD (Alternative Phase Opposite Disposition) y POD (Phase
Opposite Disposition).
La selección de la técnica de modulación a emplear se determina de acuerdo a los
requerimientos de la aplicación, en este caso se utiliza la técnica IPDPWM (Técnica basada en
multi-portadoras, ver Figura 3.7), debido a que cuenta con ventajas entre las que destaca el
bajo contenido armónico y la baja complejidad de implementación.
cenidet Capítulo 3 Diseño y construcción de la plataforma de pruebas
29
Figura 3.7. Estrategia de modulación IPDPWM.
La técnica IPDPWM consiste en comparar 6 señales portadoras triangulares en fase,
acomodadas de manera continua a diferentes niveles de voltaje con una señal moduladora
sinusoidal. El índice de modulación (M) para esta técnica se determina por la ecuación (3.13).
(3.13)
Donde:
: Voltaje pico de la señal moduladora.
: Voltaje pico de la señal portadora.
N : Número de niveles del inversor.
Las características de las señales portadoras, moduladora y el índice de modulación
que se utilizan en el trabajo de tesis se establecen en la Tabla 3.3.
Tabla 3.3. Características de las señales para la modulación IPDPWM.
Parámetro Valor
Frecuencia de portadora 3.6 kHz
Frecuencia de moduladora 60 Hz
Índice de modulación 0.85
0 0.002 0.004 0.006 0.008 0.01 0.012 0.014 0.016-1
-0.6666
-0.3333
0
0.3333
0.6666
1
Tiempo (s )
Capítulo 3 Diseño y construcción de la plataforma de pruebas cenidet
30
La asignación de las señales para cada célula que conforman al inversor se determina
de acuerdo a [Mora 08] (ver Figura 3.8), las señales se asignan de la siguiente manera:
Las 2 portadoras extremas, superior e inferior se asignan a la célula 1.
Las 2 portadoras que le anteceden a las extremas se asignan a la célula 2.
Las 2 portadoras cercanas al cero se asignan a la célula 3.
VCD
S1
S1
+-
S2
S2
A
VCD
S3
S3
+-
S4
S4
Célula 1
Célula 2
VCD
S5
S5
+-
S6
S6
N
Célula 3
0 0.002 0.004 0.006 0.008 0.01 0.012 0.014 0.016-1
-0.6666
-0.3333
0
0.3333
0.6666
1
Time (s )Tiempo (s)
Figura 3.8. Distribución de las señales de la modulación IPDPWM.
En la implementación las señales de la modulación IPDPWM son proporcionadas por
una memoria EPROM (Erasable Programmable Read-Only Memory) NM27C256 (32K x 8),
la cual fue grabada mediante el programador TOPMAX.
El código hexadecimal grabado en la memoria se generó utilizando Matlab/Simulink.
La señal portadora se obtuvo mediante la función característica de una señal triangular
(ecuación 3.14), la señal resultante se muestra en la Figura 3.9.
(3.14)
0 0.5 1 1.5 2 2.5 3 3.5 4 4.5 5
x 10-3
-0.5
-0.4
-0.3
-0.2
-0.1
0
0.1
0.2
0.3
0.4
0.5
Tiempo (ms)
Figura 3.9. Función característica de una señal triangular.
cenidet Capítulo 3 Diseño y construcción de la plataforma de pruebas
31
El diagrama a bloques implementado en Matlab/Simulink se muestra en la Figura 3.10,
mientras que en la Tabla 3.4 se muestra y describe cada uno de los bloques utilizados.
Figura 3.10. Modulación IPDPWM mediante Matlab/Simulink.
Tabla 3.4. Descripción de los bloques utilizados en Simulink.
Bloque Descripción
Sine Wave: genera una onda senoidal (moduladora)
FCN: es un bloque en donde se puede introducir cualquier
función. En este caso la función característica de una señal
triangular (portadora).
Constant: establece un valor constante (frecuencia de la
portadora).
Digital Clock: especifica el tiempo de simulación.
De izquierda a derecha, add, saturation y sign, conforman la
etapa de comparación.
Scope: nos muestra en pantalla el resultado de la simulación.
To Workspace: guarda los datos de la simulación en una matriz
en el espacio de trabajo de Matlab, para ser manipulados y
convertidos a hexadecimal.
frec
portadora
3600
To Workspace 5
a5
To Workspace 4
a4
To Workspace 3
a3
To Workspace 2
a2
To Workspace 1
a1
To Workspace
a0
Portadoras y Moduladora
Portadora _6
((0.3333 )/pi *asin(sin(2*pi *u(1)*u(2)+2*pi )))+0.83325
Portadora _5
((0.3333 )/pi *asin(sin(2*pi *u(1)*u(2)+2*pi )))+0.49995
Portadora _4
((0.3333 )/pi *asin(sin(2*pi *u(1)*u(2)+2*pi )))+0.16665
Portadora _3
((0.3333 )/pi *asin(sin(2*pi *u(1)*u(2)+2*pi )))-0.16665
Portadora _2
((0.3333 )/pi *asin(sin(2*pi *u(1)*u(2)+2*pi )))-0.49995
Portadora _1
((0.3333 )/pi *asin(sin(2*pi *u(1)*u(2)+2*pi )))-0.83325
PWMs
Moduladora
Digital Clock
12 :34
frec
portadora
3600
To Workspace 5
a5
To Workspace 4
a4
To Workspace 3
a3
To Workspace 2
a2
To Workspace 1
a1
To Workspace
a0
Portadoras y Moduladora
Portadora _6
((0.3333 )/pi *asin(sin(2*pi *u(1)*u(2)+2*pi )))+0.83325
Portadora _5
((0.3333 )/pi *asin(sin(2*pi *u(1)*u(2)+2*pi )))+0.49995
Portadora _4
((0.3333 )/pi *asin(sin(2*pi *u(1)*u(2)+2*pi )))+0.16665
Portadora _3
((0.3333 )/pi *asin(sin(2*pi *u(1)*u(2)+2*pi )))-0.16665
Portadora _2
((0.3333 )/pi *asin(sin(2*pi *u(1)*u(2)+2*pi )))-0.49995
Portadora _1
((0.3333 )/pi *asin(sin(2*pi *u(1)*u(2)+2*pi )))-0.83325
PWMs
Moduladora
Digital Clock
12 :34frec
portadora
3600
To Workspace 5
a5
To Workspace 4
a4
To Workspace 3
a3
To Workspace 2
a2
To Workspace 1
a1
To Workspace
a0
Portadoras y Moduladora
Portadora _6
((0.3333 )/pi *asin(sin(2*pi *u(1)*u(2)+2*pi )))+0.83325
Portadora _5
((0.3333 )/pi *asin(sin(2*pi *u(1)*u(2)+2*pi )))+0.49995
Portadora _4
((0.3333 )/pi *asin(sin(2*pi *u(1)*u(2)+2*pi )))+0.16665
Portadora _3
((0.3333 )/pi *asin(sin(2*pi *u(1)*u(2)+2*pi )))-0.16665
Portadora _2
((0.3333 )/pi *asin(sin(2*pi *u(1)*u(2)+2*pi )))-0.49995
Portadora _1
((0.3333 )/pi *asin(sin(2*pi *u(1)*u(2)+2*pi )))-0.83325
PWMs
Moduladora
Digital Clock
12 :34
frec
portadora
3600
To Workspace 5
a5
To Workspace 4
a4
To Workspace 3
a3
To Workspace 2
a2
To Workspace 1
a1
To Workspace
a0
Portadoras y Moduladora
Portadora _6
((0.3333 )/pi *asin(sin(2*pi *u(1)*u(2)+2*pi )))+0.83325
Portadora _5
((0.3333 )/pi *asin(sin(2*pi *u(1)*u(2)+2*pi )))+0.49995
Portadora _4
((0.3333 )/pi *asin(sin(2*pi *u(1)*u(2)+2*pi )))+0.16665
Portadora _3
((0.3333 )/pi *asin(sin(2*pi *u(1)*u(2)+2*pi )))-0.16665
Portadora _2
((0.3333 )/pi *asin(sin(2*pi *u(1)*u(2)+2*pi )))-0.49995
Portadora _1
((0.3333 )/pi *asin(sin(2*pi *u(1)*u(2)+2*pi )))-0.83325
PWMs
Moduladora
Digital Clock
12 :34
frec
portadora
3600
To Workspace 5
a5
To Workspace 4
a4
To Workspace 3
a3
To Workspace 2
a2
To Workspace 1
a1
To Workspace
a0
Portadoras y Moduladora
Portadora _6
((0.3333 )/pi *asin(sin(2*pi *u(1)*u(2)+2*pi )))+0.83325
Portadora _5
((0.3333 )/pi *asin(sin(2*pi *u(1)*u(2)+2*pi )))+0.49995
Portadora _4
((0.3333 )/pi *asin(sin(2*pi *u(1)*u(2)+2*pi )))+0.16665
Portadora _3
((0.3333 )/pi *asin(sin(2*pi *u(1)*u(2)+2*pi )))-0.16665
Portadora _2
((0.3333 )/pi *asin(sin(2*pi *u(1)*u(2)+2*pi )))-0.49995
Portadora _1
((0.3333 )/pi *asin(sin(2*pi *u(1)*u(2)+2*pi )))-0.83325
PWMs
Moduladora
Digital Clock
12 :34
frec
portadora
3600
To Workspace 5
a5
To Workspace 4
a4
To Workspace 3
a3
To Workspace 2
a2
To Workspace 1
a1
To Workspace
a0
Portadoras y Moduladora
Portadora _6
((0.3333 )/pi *asin(sin(2*pi *u(1)*u(2)+2*pi )))+0.83325
Portadora _5
((0.3333 )/pi *asin(sin(2*pi *u(1)*u(2)+2*pi )))+0.49995
Portadora _4
((0.3333 )/pi *asin(sin(2*pi *u(1)*u(2)+2*pi )))+0.16665
Portadora _3
((0.3333 )/pi *asin(sin(2*pi *u(1)*u(2)+2*pi )))-0.16665
Portadora _2
((0.3333 )/pi *asin(sin(2*pi *u(1)*u(2)+2*pi )))-0.49995
Portadora _1
((0.3333 )/pi *asin(sin(2*pi *u(1)*u(2)+2*pi )))-0.83325
PWMs
Moduladora
Digital Clock
12 :34
frec
portadora
3600
To Workspace 5
a5
To Workspace 4
a4
To Workspace 3
a3
To Workspace 2
a2
To Workspace 1
a1
To Workspace
a0
Portadoras y Moduladora
Portadora _6
((0.3333 )/pi *asin(sin(2*pi *u(1)*u(2)+2*pi )))+0.83325
Portadora _5
((0.3333 )/pi *asin(sin(2*pi *u(1)*u(2)+2*pi )))+0.49995
Portadora _4
((0.3333 )/pi *asin(sin(2*pi *u(1)*u(2)+2*pi )))+0.16665
Portadora _3
((0.3333 )/pi *asin(sin(2*pi *u(1)*u(2)+2*pi )))-0.16665
Portadora _2
((0.3333 )/pi *asin(sin(2*pi *u(1)*u(2)+2*pi )))-0.49995
Portadora _1
((0.3333 )/pi *asin(sin(2*pi *u(1)*u(2)+2*pi )))-0.83325
PWMs
Moduladora
Digital Clock
12 :34
frec
portadora
3600
To Workspace 5
a5
To Workspace 4
a4
To Workspace 3
a3
To Workspace 2
a2
To Workspace 1
a1
To Workspace
a0
Portadoras y Moduladora
Portadora _6
((0.3333 )/pi *asin(sin(2*pi *u(1)*u(2)+2*pi )))+0.83325
Portadora _5
((0.3333 )/pi *asin(sin(2*pi *u(1)*u(2)+2*pi )))+0.49995
Portadora _4
((0.3333 )/pi *asin(sin(2*pi *u(1)*u(2)+2*pi )))+0.16665
Portadora _3
((0.3333 )/pi *asin(sin(2*pi *u(1)*u(2)+2*pi )))-0.16665
Portadora _2
((0.3333 )/pi *asin(sin(2*pi *u(1)*u(2)+2*pi )))-0.49995
Portadora _1
((0.3333 )/pi *asin(sin(2*pi *u(1)*u(2)+2*pi )))-0.83325
PWMs
Moduladora
Digital Clock
12 :34
Capítulo 3 Diseño y construcción de la plataforma de pruebas cenidet
32
Las señales de conmutación para un inversor multinivel de 7 niveles generadas por el
diagrama de la Figura 3.10, se muestran en la Figura 3.11.
Figura 3.11. Señales de conmutación modulación IPDPWM.
La plataforma de pruebas requiere que las señales PWM generadas por la memoria
EPROM estén aisladas, debido a que no todos los dispositivos IGBT cuentan con la misma
referencia de voltaje (tierra), por lo que se hace necesario utilizar optoacopladores antes de
conectar las señales de control a cada uno de los componentes IGBT. El circuito se presenta en
la Figura 3.12. 5 V
HCPL2611
220 Ω
330 Ω
Out
PWM
Figura 3.12. Circuito optoacoplador para las señales de control.
3.2.4 Diseño térmico
Uno de los puntos más importantes que hay que considerar para llevar a cabo la
implementación de un inversor es lo referente al diseño térmico. Este proceso es complejo
debido a la dificultad de calcular la disipación de energía durante el encendido y el apagado de
los dispositivos de conmutación, por lo que sólo se puede tener una aproximación de ellas.
-1
0
1
2
-1
0
1
2
-1
0
1
2
-1
0
1
2
-1
0
1
2
0 0.002 0.004 0.006 0.008 0.01 0.012 0.014 0.016 0.018 0.02-1
0
1
2
Tiempo (s )
PWM 4
PWM 5
PWM 6
PWM 1
PWM 2
PWM 3
cenidet Capítulo 3 Diseño y construcción de la plataforma de pruebas
33
El diseño térmico de un inversor multinivel se reduce al de un inversor puente
completo, igual que los cálculos para los niveles de voltaje y corriente en los dispositivos de
conmutación.
En [Barcenas 02] se muestra un diseño térmico para un inversor puente completo, en
donde se utiliza el modelo que representa a los cuatro interruptores del circuito con sus
respectivos diodos conectados en antiparalelo. Afortunadamente, el utilizar módulos como el
IRAMS10UP60B facilita notablemente el diseño térmico del inversor debido a que se utilizan
tablas para la estimación de las pérdidas en los dispositivos de conmutación. En [Note AN-
1044] y [Cervantes 09] se describe el diseño térmico para este tipo de módulos en donde al
igual que [Barcenas 02] el objetivo es calcular la resistencia térmica disipador-ambiente.
Los valores para calcular las pérdidas en los interruptores IGBT y diodos en
antiparalelo basándose en la hoja de especificaciones del módulo IRAMS10UP60B son:
Las pérdidas por conducción en los IGBT:
(3.15)
Para el , con base en el factor de potencia de salida del inversor, se propone un
valor de 0.8, por lo tanto:
(3.16)
Las pérdidas por conmutación en los dispositivos IGBT:
[ ] (3.17)
[ ] (3.18)
Capítulo 3 Diseño y construcción de la plataforma de pruebas cenidet
34
Las pérdidas totales:
(3.19)
Las pérdidas en los diodos conectados en antiparalelo:
[ ] (3.20)
[ ] (3.21)
La ecuación que describe la resistencia térmica disipador-ambiente es:
( )
(3.22)
⁄
⁄ = 7.44 ⁄ (3.23)
De acuerdo a la ecuación (3.23) se necesita un disipador cuya resistencia térmica sea
menor o igual a 7.44 ⁄ . El disipador que se propone es uno del tipo “half brick”, el cual
tiene una resistencia máxima de 2.2 ⁄ (ver Figura 3.13).
Figura 3.13. Disipador tipo “Half Brick” ventilado por convección natural.
cenidet Capítulo 3 Diseño y construcción de la plataforma de pruebas
35
3.2.5 Generación de tiempo muerto
Un inversor puente completo en operación normal necesita de señales complementarias
para conmutar a los interruptores IGBT de cada rama. Debido a que no son ideales, estos
dispositivos cuentan con un tiempo de encendido y un tiempo de apagado, por lo que en el
transcurso de encender el interruptor superior y apagar el inferior, o viceversa, se provoca que
la fuente de alimentación se ponga en cortocircuito o que se generen pérdidas por
conmutación, lo cual se ve reflejado en el deterioro temprano de los dispositivos y en la
eficiencia del inversor. Se requiere entonces de un circuito que genere un tiempo de apagado
(tiempo muerto) en los componentes IGBT. Las señales de conmutación complementarias y el
tiempo muerto se presentan en la Figura 3.14.
señal
complemento
VCD
S1
S2
+-
3.14a
S1
S2
td Tiempo (µs)
3.14b
Figura 3.14. Señal de conmutación y su complemento 3.14a, tiempo muerto 3.14b
El circuito generador de tiempo muerto evita que se provoque un cortocircuito en la
fuente de alimentación al realizar las conmutaciones en los interruptores, para generarlo se
utiliza el circuito mostrado en la figura 3.15.
PWMR
C
S1
S2
Figura 3.15. Circuito generador de tiempos muertos.
El tiempo muerto generado por el circuito de la Figura 3.15 está determinado por la
ecuación (3.24), para calcularlo se requiere establecer el tiempo muerto que permita que los
interruptores no provoquen un cortocircuito en la fuente de alimentación (apoyándose en la
hoja de especificaciones del dispositivo IGBT).
Capítulo 3 Diseño y construcción de la plataforma de pruebas cenidet
36
Los interruptores internos del módulo IRAMS10UP60B manejan un tiempo de
encendido típico de hoja de datos de 470ns y un tiempo de apagado de 615ns, por lo que se
propone un tiempo muerto de 1µs. Para generar este tiempo muerto se propuso un capacitor de
0.01µF.
(3.24)
Con el circuito generador de tiempos muertos se concluye el diseño de cada uno de los
bloques que conforma el inversor multinivel monofásico emulador de fallas en circuito
abierto, así como de los circuitos adicionales que se requieren. Por lo que a continuación se
presenta la estructura para la construcción del inversor. La elaboración de los PCB se realizó
mediante el programa Altium Designer Winter 09.
3.3 Sistema emulador de fallas
Una de las características que tiene el convertidor multinivel implementado en este
trabajo de tesis, es la de emular sólo fallas en circuito abierto, de acuerdo a las limitaciones del
módulo IRAMS10UP60B, las cuales establecen que ante la presencia de fallas de corto-
circuito el módulo se aísle y no permita la transferencia de energía hacia la carga.
La emulación de la falla de circuito-abierto se realiza deshabilitando la fuente de
alimentación del bus de CD mediante un interruptor eléctrico (ver Figura 3.16), el cual
provoca que se pierdan 2 niveles de tensión en la señal de salida del inversor multinivel
monofásico.
VCD
S1
S1
+-
S2
S2
A B
interruptor
Figura 3.16. Topología inversor puente completo emulador de fallas en circuito-abierto.
cenidet Capítulo 3 Diseño y construcción de la plataforma de pruebas
37
3.4 Construcción inversor multinivel monofásico.
El inversor multinivel en cascada en la implementación se estructura de acuerdo a la Figura
3.17:
Módulos IRAMS10UP60B
Rectificación
Transformadores
Figura 3.17. Etapas del inversor multinivel en cascada.
En la Figura 3.17 se observa que el inversor básicamente está compuesto por 3 etapas,
cada una de ellas se describe a continuación:
1. Etapa de transformadores: en esta etapa se conectan los devanados primarios de los
3 transformadores a utilizar, con el fin de que sólo se necesite una conexión de voltaje
de 127 V.
2. Etapa de rectificación: en esta etapa se colocan rectificadores puente completo (2
rectificadores por célula) uno para la alimentación del módulo IRAMS10UP60B y otro
para la alimentación del bus de CD. Además se conectan los capacitores de bus.
3. Etapa de módulos IRAMS10UP60B: en esta etapa se encuentran los módulos junto
con su disipador y sus capacitores de “bootstrap”. En cada módulo se conecta una
tarjeta de 6 optoacopladores para aislar las señales de control.
Las características de los puentes rectificadores se muestran en la Tabla 3.5. La
selección se realizó con base en los niveles de voltaje y corriente que se manejan en cada
célula del inversor multinivel.
Tabla 3.5. Características técnicas de los puentes de rectificación.
Parámetros medidos Material Características Técnicas
Para el bus de CD, 120V y una
corriente de 2.6 A
Se utilizó el puente
rectificador KBL04
Voltaje máximo 400 V.
Corriente promedio de 4 A.
Para la alimentación del módulo
IRAMS10UP60B,
se utilizó el puente
rectificador W04
Voltaje máximo 400V
Corriente promedio de 1.5 A.
Capítulo 3 Diseño y construcción de la plataforma de pruebas cenidet
38
3.5 Conclusiones
Una de las características que tiene un inversor multinivel con puentes conectados en
cascada, es que su diseño se reduce al de un puente completo; lo cual hace atractivo a este tipo
de topologías para su uso. En el proceso de diseño se consideraron factores tales como margen
de seguridad (en el manejo de los niveles de corriente y voltaje para la selección de los
dispositivos de conmutación) y factores térmicos, lo que hace que el inversor sea menos
vulnerable a fallas.
Capítulo 4 Resultados de simulación y
experimentales
Uno de los grandes desafíos que se tienen al realizar una simulación o una
implementación de algún circuito, es que los resultados obtenidos sean lo más parecido a los
esperados. Para ello intervienen varios factores:
En la simulación, depende en gran medida del tipo de programa que se utilice, ya que
algunos manejan modelos de dispositivos ideales.
En la implementación, se consideran factores como por ejemplo: calibración de
equipo de medición, problemas de ruido generado por fuentes de alimentación, calibre
adecuado de conductores, etc.
A continuación se presentan los resultados del inversor multinivel en cascada
obtenidos en simulación y experimentalmente.
Capítulo 4 Resultados de simulación y experimentales cenidet
40
4.1 Resultados de simulación.
Antes de llevar a cabo la implementación del inversor multinivel monofásico, se
realizaron estudios a nivel simulación, con el objetivo de ver el comportamiento del inversor,
utilizando los parámetros calculados en el capítulo anterior. El circuito de simulación se
implementó mediante el programa PSim v6.0. El esquema se muestra en la Figura 4.1.
Figura 4.1. Esquema del inversor multinivel simulado en PSim v6.0.
En el esquemático de la Figura 4.1 se utilizan modelos de dispositivos ideales, por lo
que los resultados obtenidos mediante simulación son sólo una aproximación a lo que se
presente en la experimentación.
cenidet Capítulo 4 Resultados de simulación y experimentales
41
4.2 Simulación inversor multinivel monofásico.
A continuación se presentan los resultados del inversor multinivel obtenidos en
simulación. En la Figura 4.2 se muestra la señal de voltaje; se puede observar que el es
igual a la suma de las fuentes de tensión de cada célula del inversor.
Figura 4.2. Voltaje de salida inversor multinivel en cascada.
En la Figura 4.3 se presenta la señal de voltaje del inversor junto con la señal de
corriente la cual para fines de visualización esta elevada 10 veces de su valor real. En esta
figura se observa que debido a que se trata de una señal puramente resistiva, el voltaje y la
corriente se encuentran en fase.
Figura 4.3. Voltaje y corriente de salida inversor multinivel en cascada.
0 0.005 0.01 0.015 0.02 0.025 0.03 0.035 0.04-400
-300
-200
-100
0
100
200
300
400
Tiempo (s )
Vo
lta
je L
ínea
-Neu
tro
(V
)
360 Vp
0 0.005 0.01 0.015 0.02 0.025 0.03 0.035 0.04-400
-300
-200
-100
0
100
200
300
400
Tiempo (s )
Capítulo 4 Resultados de simulación y experimentales cenidet
42
4.3 Simulación inversor multinivel monofásico con emulación de fallas en
circuito abierto en las células 1,2 y 3.
El inversor diseñado en el capítulo anterior tiene la característica de emular fallas en
circuito abierto, dicha emulación se realiza al deshabilitar la fuente que alimenta al bus de CD,
lo que provoca pérdida de niveles en el voltaje de salida del inversor. En la Figura 4.4 se
muestra la señal de voltaje y de corriente cuando se aísla la célula 1; esto hace que el voltaje
pico de la señal de salida se reduzca a 240 , y que se reduzca un 12% en el valor rms.
0 0.005 0.01 0.015 0.02 0.025 0.03 0.035 0.04-250
-200
-150
-100
-50
0
50
100
150
200
250
Tiempo (s )
VCD
+
-
A
VCD
+
-
Célula 1
Célula 2
VCD
+
-
N
Célula 3
Figura 4.4. Señales voltaje y corriente con falla en C1.
En la Figura 4.5 y 4.6 se muestran las señales de voltaje y de corriente cuando se aíslan
las células 2 y 3 respectivamente.
0 0.005 0.01 0.015 0.02 0.025 0.03 0.035 0.04-250
-200
-150
-100
-50
0
50
100
150
200
250
Tiempo (s )
VCD
+
-
A
VCD
+
-
Célula 1
Célula 2
VCD
+
-
N
Célula 3
Figura 4.5. Señales voltaje y corriente con falla en C2.
cenidet Capítulo 4 Resultados de simulación y experimentales
43
0 0.005 0.01 0.015 0.02 0.025 0.03 0.035 0.04-250
-200
-150
-100
-50
0
50
100
150
200
250
Tiempo (s )
VCD
+
-
A
VCD
+
-
Célula 1
Célula 2
VCD
+
-
N
Célula 3
Figura 4.6. Señales voltaje y corriente con falla en C3.
El voltaje rms de las Figuras 4.5 y 4.6 se reducen en un 38 y 44% respectivamente.
4.4 Resultados experimentales.
Una vez obtenido los resultados a nivel simulación del inversor, lo que se hizo fue
poner en operación al inversor multinivel, el cual se muestra en la figura 4.7 donde se compara
con la estructura propuesta en el capítulo anterior.
Etapa de Modulos IRAMS10UP60B
Etapa de Rectificación
Etapas de Transformadores
Señales
de Control
Carga
Deshabilitación
de Bus de CD
Figura 4.7. Estructura e inversor multinivel construido.
En la Figura 4.7 (a la derecha) se observan las tres etapas del inversor multinivel
construido. En la etapa de los módulos se observan las placas de optoacopladores a los que se
conectan las señales de control, así como la salida del inversor donde se conectará la carga. En
Capítulo 4 Resultados de simulación y experimentales cenidet
44
la etapa de rectificación se muestran los interruptores de deshabilitación de las fuentes de CD
con el fin de emular fallas en circuito abierto.
4.5 Señales de modulación IPDPWM.
Las señales de control que proporciona la memoria EPROM se presentan en la Figura
4.8, donde se observa que si las señales de conmutación se midieran todas a la vez formarían
una señal sinusoidal de 7 niveles, esto debido a la técnica de modulación implementada
Figura 4.8. Señales PWM proporcionadas por la memoria NM27C256Q.
El inversor multinivel monofásico de acuerdo a la Figura 4.1 requiere de 12 señales de
control para conmutar los interruptores IGBT, 6 señales son las proporcionadas por la
memoria EPROM y 6 son las de complemento, las cuales cuentan con un tiempo muerto
aproximado de 1 µs. En la Figura 4.9 se muestra una de las señales de control (canal 1) y su
complemento (canal 2).
cenidet Capítulo 4 Resultados de simulación y experimentales
45
Figura 4.9. Arriba Señal PWM, abajo complemento con tiempo muerto.
En el capítulo anterior se calculó un tiempo muerto de 1µs, en la Figura 4.10 se
muestra en a) el tiempo muerto de encendido y b) el tiempo muerto de apagado, en donde se
observa que ambos tiempos son diferentes, lo que se debe al circuito analógico implementado.
a)
b)
Figura 4.10. Detalle del tiempo muerto.
4.6 Voltaje y corriente en la carga resistiva.
Las condiciones experimentales para poner en operación al inversor multinivel
monofásico se muestran en la Tabla 4.1, cabe señalar que la carga resistiva la conforman dos
focos conectados en serie debido a que el voltaje que proporciona el inversor es mayor al que
Capítulo 4 Resultados de simulación y experimentales cenidet
46
soporta un foco (125 Volts). El voltaje y corriente de salida se muestran en la Figura 4.11 y se
observa que el voltaje y la corriente se encuentran en fase, como es de esperarse.
Tabla 4.1. Características técnicas de los puentes de rectificación.
Parámetro Valor
Voltaje de fuentes separadas, DC 118 V
Carga Resistiva
Frecuencia de moduladora 60 Hz
Frecuencia de portadora 3.6 kHz
Índice de modulación 0.85
Figura 4.11. Voltaje (arriba) y corriente (abajo).
4.7 Voltaje en la carga resistiva con fallas.
El inversor multinivel monofásico tiene la característica de emular fallas de circuito
abierto en los interruptores del módulo IRAMS10UP60B. Al ocurrir esta falla la célula es
aislada para continuar trabajando con el resto; el aislamiento de la célula con falla se refleja
mediante la pérdida de dos niveles de la señal de salida del inversor. En este caso la emulación
de la falla se hace al deshabilitar la fuente de alimentación de la célula en donde ocurre la
falla. A continuación se muestran los resultados al fallar las células 1, 2 y 3.
cenidet Capítulo 4 Resultados de simulación y experimentales
47
Falla en célula 1.
En la Figura 4.12 se muestra el voltaje y la corriente de salida del inversor cuando es
aislada la célula 1. Esto ocasiona que el voltaje pico y el valor rms de la señal de salida
disminuyaN en un 12 % respecto al nivel medido en la Figura 4.11.
Figura 4.12. Voltaje y corriente al fallar la célula 1.
Falla en célula 2.
El comportamiento de la señal de voltaje y corriente cuando falla algún IGBT de la
célula 2 se muestra en la Figura 4.13. El valor rms se ve afectado en una pérdida del 37 % con
respecto al valor medido en la Figura 4.11.
Figura 4.13. Voltaje y corriente al fallar la célula 2.
Capítulo 4 Resultados de simulación y experimentales cenidet
48
Falla en célula 3.
La falla en la célula 3 provoca una pérdida del 43 % del valor obtenido en el voltaje y
corriente de la Figura 4.11 (señales libres de falla), tal y como se puede observar en la Figura
4.14.
Figura 4.14. Voltaje y corriente al fallar la célula 3.
Falla en célula 1 y 2.
La pérdida de dos células del inversor multinivel monofásico afecta en un 50% del
voltaje rms sin falla, esto se puede observar en la Figura 4.15.
Figura 4.15. Voltaje y corriente al fallar la célula 1 y 2.
cenidet Capítulo 4 Resultados de simulación y experimentales
49
4.8 Conclusiones.
Las condiciones de operación del inversor multinivel en simulación y en la
experimentación son diferentes; no obstante, con base en los resultados obtenidos se concluye
que los niveles de voltaje medidos en la experimentación fueron los esperados, de acuerdo a
los calculados en el diseño y a los obtenidos en simulación. Sin embargo, los tiempos muertos
de la señal de control mostrados en la Figura 4.10, a pesar de que son mayores a los niveles de
encendido y apagado que manejan los IGBT del módulo IRAMS10UP60B, no son iguales a lo
calculado; esto podría ser consecuencia de la tolerancia del capacitor utilizado y del umbral de
conmutación en las compuertas TTL.
Capítulo 5 Conclusiones y trabajos futuros
En este trabajo se ha presentado el diseño y la construcción de una plataforma de
pruebas mediante un inversor multinivel monofásico de 7 niveles, con la característica de
emular fallas del tipo de circuito-abierto en los interruptores del inversor. Para su
construcción se utilizaron módulos IRAMS10UP60B, los cuales internamente contienen
inversores puente completo trifásico, lo cual facilita la construcción del inversor. Con este
trabajo se logra un gran avance en cuanto a los inversores multinivel construidos en cenidet,
debido a que las características y los niveles de corriente y voltaje que maneja son más reales
(voltajes de línea, 125 V o 220 V) en comparación a los construidos anteriormente.
Capítulo 5 Conclusiones y trabajos futuros cenidet
52
El objetivo principal de esta tesis es el diseño y construcción de un inversor multinivel
simétrico monofásico de 7 niveles, con la característica de emular fallas de circuito abierto en
los interruptores de cada célula que componen al inversor. De acuerdo a los resultados
obtenidos experimentalmente, puede afirmarse que el objetivo se cumple satisfactoriamente. A
continuación se muestran las conclusiones y trabajos futuros relacionados con los resultados
obtenidos.
5.1 Conclusiones del trabajo.
A continuación se muestran las conclusiones del trabajo de tesis:
Utilizar módulos de inversores con matricula IRAMS10UP60B hace que circuitos
externos, como lo son los impulsores para las compuertas de los dispositivos IGBT, ya
no sean necesarios; se debe a que internamente cuentan con dichos circuitos. Además,
no se requiere de fuentes flotadas para las señales de los interruptores superiores del
inversor, ya que cuenta con un modo de operación llamado bootstrap, el cual evita el
uso de fuentes no aterrizadas. Por lo tanto, las características del módulo
IRAMS10UP60B simplifican la construcción del sistema volviéndolo más compacto.
En la implementación, para evitar exceso de transformadores, debido a que cada célula
del inversor multinivel requiere de 2 fuentes de alimentación (una para alimentar al bus
de cd y otra para la alimentación del módulo). Se consideró utilizar transformadores
con dos taps en el devanado secundario, lo que simplifico la construcción y redujo el
tamaño del inversor.
Gracias a que los niveles de voltaje y corriente de la plataforma de pruebas son
semejantes a los de la línea, se permite realizar pruebas con cargas reales, por ejemplo:
control de motores, aplicaciones en UPS, etc.
La ventaja de modularidad en el inversor multinivel construido; permite dar
mantenimiento de forma sencilla a cada una de las etapas del inversor.
cenidet Capítulo 5 Conclusiones y trabajos futuros
53
5.2 Trabajos futuros.
Este trabajo de tesis se concluye con la construcción de un inversor multinivel
monofásico con la característica de emular fallas en circuito-abierto; sin embargo, durante este
proceso surgieron nuevas ideas y posibles variaciones de diseño para ser modificado o
ampliado en el futuro, por lo que este trabajo forma parte fundamental en estudios posteriores
relacionados a sistemas tolerantes a fallas.
Como trabajos futuros se plantean las siguientes actividades.
Construir 2 inversores monofásicos similares al desarrollado en este trabajo de tesis. El
fin es formar una plataforma trifásica de pruebas con el objetivo de realizar estudios de
desbalance en el sistema, al ocurrir alguna falla del tipo de circuito-abierto. También,
dicha plataforma, permitiría utilizar diversas estrategias de reconfiguración para
mantener al sistema balanceado.
Generar mediante un FPGA y LABVIEW la modulación IPDPWM aplicada a un
inversor multinivel trifásico, debido a que se facilita el control de parámetros de la
técnica de modulación. Además, es posible implementar algún modelo matemático
para la reconfiguración o compensación del sistema, como por ejemplo la estrategia
presentada en [Mora 08].
Utilizar la rama de IGBT restante del módulo IRAMS10UP60B, para posibles estudios
de redundancia material aplicada al inversor multinivel construido.
cenidet Referencias bibliográficas
55
REFERENCIAS BIBLIOGRÁFICAS
[Aguayo 04] Jesús Aguayo Alquicira, “Diagnóstico de fallas en un inversor a partir de los
tiempos de conmutación en los dispositivos semiconductores”, Tesis de Doctorado. cenidet,
Diciembre 2004.
[Aguilar 06] Aguilar Justo Marving Omar, “Diagnóstico de fallas en el conjunto inversor-
motor de inducción utilizando el método del BOND-GRAPH”, Tesis de Doctorado. cenidet,
Diciembre 2006.
[Alarcón 00] Alarcón, G. I., “Filtro activo serie trifásico para compensación de Armónicos
de tensión”, tesis de maestría, cenidet, México, julio 2000, pp. 4-12.
[Bárcenas 02] Ernesto Bárcenas Bárcenas, “Análisis y desarrollo de un inversor multinivel”,
Tesis de Maestría. cenidet, Diciembre 2002.
[Blanke 00] M. Blanke, Christian W. Frei, Franta Kraus, Ron J. Patton, Marcel
Staroswiecki, “What is Fault-Tolerant Control”, Safeprocess´2000 IFAC Symposium on
Fault Detection Supervision and safety for Technical Processes, Budapest, pp. 40-51, June
2000.
[Blanke 01] M. Blanke, Marcel Staroswiecki and N. Eva Wu, “Concepts and methods in
fault-tolerant control”, Proceedings of the American Control Conference Airlington, June
2001, pp. 2606 - 2620 vol. 4.
[Cervantes 09] José Cervantes Herrejón, “Estudio de sistemas de bombeo fotovoltaicos”,
Tesis de Maestría. cenidet, Septiembre 2009.
[Chen 05] Alian Chen, Lei Hu, Lifeng Chen, Yan Deng, and Xiangning He, “A multilevel
converter topology with fault-tolerant ability”, Applied Power Electronics Conference and
Exposition, 2004. APEC '04. Nineteenth Annual IEEE, September 2004, pp. 405 – 415 vol.
20.
[Chiang Loh 03] Poh Chiang Loh, Donald Grahame Holmes, Yusuke Fukuta and Thomas
A. Lipo, “Reduced common-mode modulation strategies for cascaded multilevel inverters”,
Industry Applications, IEEE Transactions on, Octubre 2003, pp. 1386 - 1395 vol. 39.
[Chiang Loh 05] Poh Chiang Loh, Donald Grahame Holmes, and Thomas A. Lipo,
“Implementation and Control of Distributed PWM Cascaded Multilevel Inverters With
Minimal Harmonic Distortion and Common-Mode Voltage”, IEEE Trans on Power
Electronics, vol. 20, No. 1, January 2005, pp. 90 - 99 vol. 20.
Referencias bibliográficas cenidet
56
[Eaton 03] Dan Eaton, John Rama “Neutral Shift- Five Years of Continous Operation with
adjustable frequency drives” IEEE Industry Applications Magazine Nov-Dec 2003, pp. 40 –
49 vol. 9.
[Estrada 09] Javier Alejandro Estrada García, “Modulador PWM en FPGA para un
inversor multinivel en cascada”, Tesis de Maestría. cenidet, Octubre 2009.
[Holmes 03] D. Grahame Holmes, Thomas Lipo, “Pulse Width Modulation for Power
Converters” Wiley-Interscience. Canada,2003. pp. 95-253
[Isermann 02] R. Isermann, R. Schwart, S. Stölzl, “Fault-tolerant Drive-by-Wire System”,
IEEE Control Systems Magazine, October 2002, pp. 64 - 81 vol. 22.
[Khomfoi 07] Surin Khomfoi. Leon M. Tolbert, and Burak Ozpineci, “Cascaded H-bridge
Multilevel Inverter Drives Operating under Faulty Condition with AI-Based Fault Diagnosis
and Reconfiguration”, Electric Machines & Drives Conference, 2007. IEMDC '07. IEEE
International, pp. 1649 - 1656 vol. 2.
[Lezana 08] Pablo Lezana, José Rodríguez, Diego A. Oyarzún, “Cascaded Multilevel
Inverter With Regeneration Capability and Reduced Number of Switches”, Industrial
Electronics, IEEE Transactions on, Marzo 2008, pp. 1059 - 1066 vol. 55.
[McGrath 02] Brendan Peter McGrath, Donald Grahame Holmes, “Multicarrier PWM
strategies for multilevel inverters”, Industrial Electronics, IEEE Transactions on, Noviembre
2002, pp. 858 - 867 vol. 49.
[Marcelo 08] Marcelo A. Pérez, Patricio Cortés, and José Rodríguez, “Predictive Control
Algorithm Technique for Multilevel Asymmetric Cascaded H-Bridge Inverters”, IEEE
Transactions on Industrial Electronics, Vol. 55, No. 12, December 2008, pp. 4354 – 4361.
[Markku 05] Markku Jokinen, and Anssi Lipsanen, “Fundamental Study of 2-level and 3-
level frecuency converters”. June 2005.
[Mingyao Ma 07] Mingyao Ma, Lei Hu, Alian Chen “Reconfiguration of Carrier-Based
Modulation Strategy for Fault Tolerant Multilevel Inverters”, IEEE Transactions On Power
Electronics, Vol. 22, No. 5, September 2007, pp. 2050-2060.
[Monmasson 07] Monmasson, E., Cirstea, M.N. “FPGA Design Methodology for Industrial
Control Systems—A Review”, IEEE Transactions on Industrial Electronics, Vol. 54, No. 4,
Aug 2007, pp. 1824-1842.
cenidet Referencias bibliográficas
57
[Mora 08] Dante D. Mora Villagarcía, “Análisis de un convertidor multinivel en cascada con
tolerancia a fallas en los interruptores empleando la técnica IPDPWM”, Tesis de maestría.
cenidet, Diciembre 2008.
[Note AN-1044] P Wood, M. Battello, N. Keskar, A. Guerra, hoja de aplicación
International Rectifier, 2002.
[Rodriguez 02] J.Rodriguez, J S. Lai and F.Z. Peng, “Multilevel inverters: a survey of
topologies, control, and applications”, IEEE Trans Industrial Electronics, Aug 2002, vol.49,
pp.724-738.
[Rodriguez 07] Rodriguez Andina, J. J., Moure Maria J. and Valdes M. D. “Features,
Design Tools and Applications Domains of FPGA”, IEEE Transactions on Industrial
Electronics, Vol. 54, No. 4, Aug 2007, pp. 1810-1823.
[Rodríguez 09] Marco Antonio Rodríguez Blanco, “Desarrollo e implementación de un
sistema de inversor-motor tolerante a fallas basado en la medición de la señal de compuerta
del IGBT”, Tesis de Doctorado. Cenidet, Diciembre 2009.
[Rothenhagen 06] Kai Rothenhagen, Friedrich W. Fuchs, “Performance of diagnosis
methods for IGBT open circuit faults in three phase voltage source inverters for AC variable
speed drives”, Power Electronics and Applications, 2005 European Conference on, Agosto
2006, 10 pp. - P.7.
[Sanabria 04] Sanabria Sánchez, Carlos Alfredo; “Estrategia PWM implementada en un
FPGA para aplicación en inversores multinivel”, Tesis de maestría, Departamento de
Electrónica, CENIDET, México, 2004.
[Su 05] Gui-Jia Su, “Multilevel DC link invertir”, Industry Applications Conference, 2004.
39th IAS Annual Meeting. Conference Record of the 2004 IEEE. Noviembre 2004, pp. 1636 –
1648 vol. 22.
[Welchko 03] Brian A. Welchko, Thomas A. Lipo, Thomas M. Jahns and Steven E.
Schulz, “Fault tolerant three-phase AC motor drive topologies; a comparison of features,
cost, and limitations”. Power Electronics, IEEE Transactions on, Julio 2004, pp. 539 - 546
vol.1
[Wei 03] Sanmin Wei and Bin Wu, Fahai Li and Xudong Sun, “Control Method for
Cascade H-Bridge Multilevel Inverter with Faulty Power Cells”, Applied Power Electronics
Conference and Exposition, 2003. APEC '03. Eighteenth Annual IEEE, Feb. 2003, pp. 261 -
267 vol.1
cenidet Anexo A Transformador para el bus de CD
59
ANEXO A. Transformador para el bus de CD.
De acuerdo al circuito mostrado en la Figura A-1, el inversor multinivel monofásico
requiere de 2 fuentes de alimentación por cada célula (módulo IRAMS10UP60B), una fuente
que alimente al bus de CD y otra para alimentar al módulo de potencia.
Carga
15 Vdc
120 Vdc
15 Vdc
120 Vdc
15 Vdc
120 Vdc
IRAM
S10
UP60
B
IRAM
S10
UP60
B
IRAM
S10
UP60
B
Figura A-1. Fuentes de alimentación del inversor multinivel.
En el capítulo 3 se establece que el voltaje que alimente al bus de CD lo proporcione
un transformador; por lo tanto, con el propósito de que el inversor sea más compacto, se
utilizó un transformador que tuviera dos devanados en la salida, uno para la alimentación de
bus y el otro para la alimentación del módulo de potencia. El transformador se muestra en la
Figura A-2, donde también se observa el esquema eléctrico.
127 Vrms
85 Vrms
(4 Amp)
14 Vrms
(1 Amp)
BUS de
CD
Alimentación del
Modulo
IRAMS10UP60B
Figura A-2. Transformador para alimentación del bus de CD y módulo de potencia.
Anexo A Transformador para el bus de CD cenidet
60
Para la construcción del inversor multinivel monofásico, se requiere de 3
transformadores, los cuales se seleccionaron de un total de 9. Estos transformadores fueron
probados y caracterizados con el fin de seleccionar los que tuvieran los mismos niveles de
voltaje, ya que a pesar de que cuentan con las mismas características de diseño, no
proporcionan exactamente el mismo voltaje de salida, lo cual provoca desbalances de tensión
en el bus de CD.
La caracterización de los transformadores determinó cuales son los que se utilizarían.
Los valores de voltaje medidos se muestran en la Tabla A-1, estos valores se obtuvieron
conectando una carga resistiva de 600 watts.
Tabla A-1. Voltajes medidos en los transformadores.
Minutos T1 T2 T3 T4 T5 T6 T7 T8 T9 T10
1 76.2 75.8 75.8 76 77.3 74 76.5 78 76.5 75.8
2 75.6 75.4 75.8 75.9 77.2 73.6 76.3 77.9 76.4 75.4
3 75.4 75.1 75.7 75.7 77.2 73.5 76.2 77.6 76.3 75.1
4 75.1 75 75.5 75.5 77.1 73.4 75.9 77.6 76.2 74.8
5 74.8 74.9 75.2 75.2 76.9 73.2 75.8 77.4 76 74.7
6 74.6 74.8 75 75 76.9 73.1 75.6 77.4 75.8 74.5
7 74.5 74.7 74.8 74.7 76.9 72.9 75.6 77.2 75.8 74.3
8 74.3 74.6 74.7 74.6 76.9 72.7 75.5 77 75.7 74.2
9 74.1 74.5 74.7 74.5 76.7 72.6 75.3 76.9 75.5 74.2
10 74.1 74.4 74.6 74.3 76.6 72.3 75.1 76.8 75.5 74
11 74.1 74.2 74.4 74.3 76.5 72.5 74.8 76.7 75.5 74
12 74 74 74.4 74.6 76.8 72.4 74.8 76.7 75.3 73.9
13 74 73.9 73.9 74.6 76.8 72.2 74.8 76.5 75.2 73.7
14 73.9 73.9 73.7 74.4 76.5 72 74.5 76.5 75.3 73.4
15 73.7 73.8 73.6 74.4 76.4 71.9 74.5 76.5 75 73.4
16 73.5 73.8 73.6 74.2 76.2 72 74.3 76.3 75 73.2
17 73.4 73.7 73.6 74.2 76.2 71.9 74.4 76.3 75.1 73.1
18 73.4 73.7 73.5 74.1 76 71.7 74.4 76.4 75 72.9
19 73.2 73.7 73.5 73.9 76 71.6 74.4 76.3 74.9 73
20 73.1 73.5 73.3 73.8 75.8 71.4 74.3 76.3 74.7 72.7
21 73 73.3 73.3 73.7 75.8 71.5 74.3 76.2 74.5 72.7
Para observar que transformadores se asemejan en su comportamiento, se realizó una
gráfica que muestra los niveles de voltaje de salida durante varios periodos de tiempo, los
resultados de dichas mediciones se muestran en la Figura A-2. De la cual, se seleccionaron los
transformadores T2, T3 y T4.
cenidet Anexo A Transformador para el bus de CD
61
Figura A-3. Caracterización de los transformadores.
70
71
72
73
74
75
76
77
78
79
80
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21
Vo
lta
je O
ut
(V)
T1
T2
T3
T4
T5
T6
T7
T8
T9
T10
t (min)
cenidet Anexo B Prueba del módulo IRAMS10UP60B
63
ANEXO B. Prueba del módulo IRAMS10UP60B.
Con la finalidad de verificar el funcionamiento del módulo IRAMS10UP60B, se
comprobó que los interruptores internos se activaran con la señal de control. Para esto se
conmutó cada uno de los interruptores en forma de circuito chopper. El circuito de prueba se
muestra en la Figura B-1.
Vdc
Carga
PWM
S1 S2
S3 S4
Figura B-1. Prueba de los interruptores del módulo IRAMS10UP60B.
Esta prueba se realizó para los interruptores S2, S3 y S4. La señal PWM se obtuvo de
un generador de funciones. En la Figura B-2, se observa la señal de compuerta (canal 4), señal
de Colector-Emisor (canal 3) y el voltaje del capacitor de “bootstrap” (canal 1)
Figura B-2. Señales medidas en la operación del módulo IRAMS10UP60B.
Con los resultados mostrados en la Figura B-2 se confirma la activación de cada uno de
los IGBT internos del módulo IRAMS10UP60B.
cenidet Anexo C Diseño de placas del inversor multinivel
65
ANEXO C. Diseño de placas del inversor multinivel.
El diseño de los PCB del inversor multinivel monofásico se compone de 3 circuitos.
Los cuales se muestran a continuación:
PCB de optoacopladores.
El esquemático del PCB de los se muestra en la Figura C-1.
Figura C-1. Diseño de los optoacopladores en prótel DXP.
Una vez elaborado el esquemático del circuito de optoacopladores se realizó el diseño
del PCB. Los layers de la placa se muestran en la Figura C-2a Top Layer y C-2b Bottom
Layer.
Figura C-2a. Top Layer de los optoacopladores. Figura C-2b. Bottom Layer de los optoacopladores.
I N
1
2
O U T
3
G N D
U 4
LM7815CT
1 0 0 n F
C 7
1 K
R 6
I N
1
2
O U T
3
G N D
U 7
LM7805CT
1 0 0 n F
C14 2 2 0
R 9
1 5 _ 1
GND_1
5 _ 1
1
2
3
4
5
6
7
P 1
Header 7H
TRIG
2
O U T
3
RST
4
C V O L T
5
T H R
6
DISC
7
V C C
8
G N D
1
Opto_1
TRIG
2
O U T
3
RST
4
C V O L T
5
T H R
6
DISC
7
V C C
8
G N D
1
Opto_2
TRIG
2
O U T
3
RST
4
C V O L T
5
T H R
6
DISC
7
V C C
8
G N D
1
Opto_3
TRIG
2
O U T
3
RST
4
C V O L T
5
T H R
6
DISC
7
V C C
8
G N D
1
Opto_4
TRIG
2
O U T
3
RST
4
C V O L T
5
T H R
6
DISC
7
V C C
8
G N D
1
Opto_5
TRIG
2
O U T
3
RST
4
C V O L T
5
T H R
6
DISC
7
V C C
8
G N D
1
Opto_6
2 2 0
RP1
2 2 0
RP2
2 2 0
RP6
2 2 0
RP5
2 2 0
RP4
2 2 0
RP3
3 3 0
RL_2
3 3 0
RL_3
3 3 0
RL_4
3 3 0
RL_5
3 3 0
RL_6
3 3 0
RL_1
1 0 0 n F
C 1
1
2
3
4
5
6
7
8
9
1 0
P_in
D 7
D10
Anexo C Diseño de placas del inversor multinivel cenidet
66
Una vez realizado el diseño de la placa se llevó a cabo su construcción, la placa
terminada se muestra en la Figura C-3.
Figura C-3. Placa de optoacopladores terminada.
cenidet Anexo C Diseño de placas del inversor multinivel
67
PCB de los módulos IRAMS10UP60B.
El esquemático de la etapa de los módulos IRAMS10UP60B se muestra en la Figura C-4.
Figura C-4. Esquemático de los módulos IRAMS10UP60B
1
2
Bus1
GND_PWR_1
GND_LOG_1
1 0 u F
C1-C1
0.1uF
C2-C1
1 5 u F
Cb2-C1
1 5 u F
Cb1-C1
1
2
3
out-C1
3VTH-2FAULT-1Itrip-C1
1 5 u F
Cb3-C1
1
2
Bus2 GND_PWR_2
GND_LOG_2
1 0 u F
C1-C2
0.1uF
C2-C2
1 5 u F
Cb2-C2
1 5 u F
Cb1-C2
1
2
3
out-C2
3VTH-2FAULT-1Itrip-C2
1 5 u F
Cb3-C2
GND_PWR_3
GND_LOG_3
1 0 u F
C1-C3
0.1uF
C2-C3
1 5 u F
Cb2-C3
1 5 u F
Cb1-C3
1
2
3
out-C3
3VTH-2FAULT-1Itrip-C3
1 5 u F
Cb3-C3
1
2
4
5
7
8
1 0
1 2
1 3
1 4
1 5
1 6
1 7
1 8
1 9
2 0
2 1
2 2
2 3
IRAMS10UP60B_C1
1
2
4
5
7
8
1 0
1 2
1 3
1 4
1 5
1 6
1 7
1 8
1 9
2 0
2 1
2 2
2 3
IRAMS10UP60B_C2
1
2
4
5
7
8
1 0
1 2
1 3
1 4
1 5
1 6
1 7
1 8
1 9
2 0
2 1
2 2
2 3
IRAMS10UP60B_C3
1
2
L O A D
1
2
Bus3
1 2 3 4 5 6 7 8 9 1
0
P 1 _ 1
1
2
3
4
5
6
7
8
9
1 0
P 2 _ 1
1
2
3
4
5
6
7
8
9
1 0
P 3 _ 1
1 0 0 n F
C B 1
1 0 0 n F
C B 2
1 0 0 n F
C B 3
1
2
Vcd1
1
2
Vcd2
1
2
Vcd3
Anexo C Diseño de placas del inversor multinivel cenidet
68
Con el esquemático mostrado en la Figura C-4 se realizó el diseño del PCB, el cual se
muestra en la Figura C-5.
Figura C-5. PCB de los módulos IRAMS10UP60B.
En la Figura C-5 se observa que en el PCB de los módulos se consideran también el
espacio para los disipadores y los pines de entrada de las tarjetas de optoacopladores, en la
Figura C-6 se muestra el PCB construido.
Figura C-6. Placa terminada de los módulos IRAMS10UP60B.
cenidet Anexo C Diseño de placas del inversor multinivel
69
PCB de la etapa de rectificación.
El esquemático de la etapa de rectificación se muestra en la Figura C-7.
Figura C-7. Esquemático de la etapa de rectificación.
Los tres circuitos de rectificación de la parte superior de la Figura C-7, son los que
alimentan al bus de CD de las tres células del inversor monofásico y los 3 de abajo son para el
voltaje de alimentación del módulo de potencia IRAMS10UP60B.
Con el esquemático mostrado en la Figura C-7 se realizó el diseño del PCB, el cual se
muestra en la Figura C-8.
Figura C-8. Etapa de rectificación terminada.
1
2
T 1
P 1
2KBP04
P 1 '
1KAB40E
4 7 0 0 u F
Bus1
1 2
c a p 1
12
c a p 1 '
1
2
T 2
P 2
2KBP04
4 7 0 0 u F
Bus2
1 2
c a p 2
12
c a p 2 '
1
2
T 3
P 3
2KBP04
4 7 0 0 u F
Bus3
1 2
c a p 3
12
c a p 3 '
1
2
T1'
2 2 0 0 u F
C 1
1
2
Vcd1
P 2 '
1KAB40E
1
2
T2'
2 2 0 0 u F
C 2
1
2
Vcd2
P 3 '
1KAB40E
1
2
T3'
2 2 0 0 u F
C 3
1
2
Vcd3
GNDPWR1 GNDPWR2 GNDPWR3
Anexo C Diseño de placas del inversor multinivel cenidet
70
Con la etapa de rectificación construida se finalizó el diseño y construcción de las PCB
del inversor multinivel monofásico, por lo que sólo restaba conectar cada una de ellas.
Para la base del inversor se utilizó un cuadro de madera, en donde se colocaron los
transformadores y 6 tornillos sin cabeza para colocar la etapa de rectificación y la etapa de los
módulos IRAMS10UP60B. La base se muestra en la Figura C-9.
Figura C-9. Base del Inversor Monofásico.
El inversor terminado se muestra en la Figura C-10.
Figura C-10. Inversor Monofásico.
Mientras que el inversor en operación con una carga resistiva a la salida, se muestra en
la Figura C-11.
cenidet Anexo C Diseño de placas del inversor multinivel
71
Figura C-11. Inversor multinivel monofásico en operación.