Apuntes-SD1

download Apuntes-SD1

of 76

Transcript of Apuntes-SD1

INGENIERA ELECTRNICA.

SISTEMAS DIGITALES I

INSTITUTO TECNOLGICO DE CELAYAINSTITUTO TECNOLGICO DE MRIDA SISTEMAS DIGITALES I

I.- INTRODUCCION 1.1.- Sistemas Numricos 1.1.1 Sistemas Numricos 1.1.2 Conversin de Sistemas Numricos 1.1.3 Complementos 1.1.4 Operaciones Binarias 1.2.- lgebra Booleana 1.2.1 Multiplicacin Lgica 1.2.2 Suma Lgica 1.2.3 Negacin 1.2.4 Axiomas de Boole 1.2.5 Tablas de Verdad 1.2.6 Simplificacin de Funciones Booleanas 1.2.6.1 Por Teoremas y Axiomas 1.2.6.2 Por Mapas de Karnaugh 1.2.6.3 Quine McClusquey Method II.- CIRCUITOS COMBINACIONALES 2.1 Circuitos Combinacionales 2.2 Compuertas Lgicas 2.3 1/2 Y Sumador Completo 2.4 1/2 Y Restador Completo 2.5 Sumador Binario de 4 Bits 2.6 Sumador BCD 2.7 Detector de Paridad 2.8 Familias Lgicas 2.8.1 Clasificacin 2.8.2 Caractersticas 2.8.3 Circuitos Tpicos 2.9 Tipos de Lgica 2.9.1 Positiva 2.9.2 Negativa 2.9.3 Mixta 2.10 Circuitos de Tres Estados 2.11 Cdigos 2.12 Decodificador Binario a Binario Exceso 3 (Diseo) 2.13 Decodificador Binario a BCD (Diseo)Ing. Anselmo Ramrez Gonzlez mcfs y vuo 1

INGENIERA ELECTRNICA.

SISTEMAS DIGITALES I

2.14 Decodificador BCD a 7 Segmentos (Diseo) 2.15 Decodificador Binario a Decimal (Diseo) 2.16 Decodificador Binario a Gray (Diseo) 2.17 Decodificador Binario a Hexadecimal (Diseo) 2.18 Multiplexores 2.19 Demultiplexores 2.20 Comparador de Magnitud (Diseo)

III.- CIRCUITOS SECUENCIALES 3.1 Flip-Flop's 3.2 Tablas de Funcin 3.3 Tablas Comparativas de Estados 3.4 Cartas de Tiempo 3.5 Circuito Cronizador 3.6 Generador de Pulsos TTL 3.7 Contador Asncrono 3.7.1 Ascendente 3.7.2 Descendente 3.8 Contador Sncrono 3.8.1 Funcionamiento 3.8.2 Diseo 3.9 Contadores Integrados 3.9.1 Comprensin 3.9.2 Aplicaciones 3.10 Registros de Corrimiento IV MEMORIAS V PLDs VI CONVERTIDORES

OBJETIVO Al trmino del curso, el estudiante ser capaz de comprender, disear, implementar y dar mantenimiento a Circuitos Electrnicos Combinacionales y Secuenciales.

Ing. Anselmo Ramrez Gonzlez mcfs y vuo

2

INGENIERA ELECTRNICA.

SISTEMAS DIGITALES I

BIBLIOGRAFIA 1.- DIGITAL CIRCUITS AND LOGIC DESIGN Lee Samuel C.; Prentice Hall 2.- Anlisis y Diseo de Circuitos Lgicos Digitales Nagle Troy H. ; Prentice Hall 3.- LOGICA DIGITAL Y DISEO DE COMPUTADORAS Morris Mano; Prentice Hall 4.- DISEO DE SISTEMAS DIGITALES Y MICROPROCESADORES Hayes John P. ; Mc. Graw Hill 5.- THE TTL DATABOOK FOR DESIGN ENGINEERS Texas Instruments Incorporated 6.- PRINCIPIOS DIGITALES Thokein ; Serie Schaum, Mc. Graw Hill 7.- SISTEMAS ELECTRONICOS DIGITALES Mandado Enrique; Marcombo 8.- INTRODUCCION A LA TECNOLOGIA DIGITAL Porat & Barna; Limusa 9.- DISEO DIGITAL Principios y Prcticas John F. Wakerly; Prentice Hall 10.- FUNDAMENTOS DE SISTEMAS DIGITALES Floyd T. L. ; Prentice Hall 11.- Electronic Work-Bench (Interactive Image Technologies LTD) 12.- PSpice (MicroSim Corporation) 13.- PAGINA: http://www.itc.mx/academias/electronica/anselmo/anselmo.html

Anselmo Ramrez Gonzlez Ing. Ind. en Electrnica I.T. de San Luis Potos

Ing. Anselmo Ramrez Gonzlez mcfs y vuo

3

INGENIERA ELECTRNICA.

SISTEMAS DIGITALES I

LISTA DE MATERIAL 1 CIRCUITOS INTEGRADOS SN7400N (COMPUERTAS NAND DE 2 ENTRADAS) 1 " " SN7402N ( " NOR DE 2 ENTRADAS) 1 " " SN7404N ( " NOT) 5 " " SN7408N ( " AND DE 2 ENTRADAS) 5 " " SN7432N ( " OR DE 2 ENTRADAS) 4 " " SN7448N (DECODIFICADOR BCD A 7 SEGMENTOS) 2 " " SN7476N (FLIP-FLOP J-K CON CLEAR) 2 " " SN7483N o 283 (SUMADOR BINARIO DE 4 Bit's) 1 " " SN7485N (COMPARADOR DE MAGNITUD 4 Bits) 1 " " SN7486N (COMPUERTA OR-EX DE 2 ENTRADAS) 4 " " SN74153N (MULTIPLEXOR 4-1) 2 " " SN74190N (CONTADOR BCD) 2 " " SN74192N (CONTADOR BCD CON CLEAR) 1 " " SN74194N (REGISTRO DE CORRIMIENTO) 1 " " SN74193N (CONTADOR BINARIO DE 4 BIT'S) 1 SN74181N (UNIDAD LOGICA ARITMETICA) 2 " " NE555 (CRONIZADOR) 2 DISPLAY DE 2 DIGITOS C/U (CATODO COMUN) Color de los Alambres Telefnicos 3 TABLILLA PROJEC-BOARD B&H MODELO GL-12 15 LED'S Rojo VCC 12 RESISTENCIAS DE 220 , 1/2 W. Negro GND 1 RESISTENCIA DE 1 K, 1/2 W. Rojo-Azul "1" uno lgico 1 PRESET DE 100 K Gris "0" cero lgico 1 CAPACITOR ELECTROLITICO DE 10 F, 16 V. Blanco A variable (LSB) 1 CAPACITOR ELECTROLITICO DE 1 F, 16 V. Blanco-AzulA' negacin de A 1 PINZAS DE PUNTA Azul B variable 1 PINZAS DE CORTE Azul-Negro B' negacin de B Naranja C Variable 1 Porta-Pilas, tres de 1.5 V; tamao 2ANaranja-Negro C' negacin d C Amarillo D variable (MSB) Amarillo- Azul D' Negacin D

OBJETIVO Al trmino del curso, el estudiante ser capaz de comprender, disear, implementar y dar mantenimiento a Circuitos Electrnicos Combinacionales y Secuenciales.

Ing. Anselmo Ramrez Gonzlez mcfs y vuo

4

INGENIERA ELECTRNICA.

SISTEMAS DIGITALES I

PRACTICAS I.- COMPUERTAS LOGICAS Practica 1.- Compuertas Lgicas usando Circuitos Integrados. II.- SUMADORES Practica 2.- Medio y Sumador Completo. Practica 3.- Medio y Restador Completo. Practica 4.- Cuadrado de X Practica 5.- Sumador en BCD. Practica 6.- A+B de 2 bits Practica 7.- A-B de 2 bits con signo Practica 8.- Comparador de magnitud de 2 bits III.- DECODIFICADORES Practica 9.- Decodificador Binario a Binario Exceso 3. Practica 10- Decodificador Binario a BCD. Practica 11 Decodificador BCD a 7 segmentos. Practica 12 Decodificador BCD a 7 segmentos utilizando CI IV.- MULTIPLEXORES. Practica 13.- Multiplexor 4-1 usando Compuertas Lgicas. Practica 14.- Multiplexor 4-1 con Circuito Integrado. Practica 15.- ALU V.-CONTADORES. Practica 16.- Flip-Flop y Circuito Cronizador. Practica 17.- Contador Asncrono Up/Douwn con Flip-Flop's. Practica 18.- Contador sncrono utilizando Flip-Flop's. Practica 19.- Contador de cuatro secuencias Practica 20.- Contadores con Circuitos Integrados. Practica 21.- CronmetroLISTA DE EQUIPO:1 Fuente de alimentacin 5V, 2A 1 Punta lgica de prueba 1 Multmetro

Por Equipo de Trabajo (20)

Programador de PLD c/software Terminal PC Analizador Lgico

5 Para el Lab. de Digitales

1 Software Cupl para programacin de PLD 1 Software Electronics WorkBench 1 Software Pspice

Licencias para RED

Ing. Anselmo Ramrez Gonzlez mcfs y vuo

5

INGENIERA ELECTRNICA.

SISTEMAS DIGITALES I

I . INTRODUCCION. El concepto de computador digital s remonta a Charles Babbage, quien desarrolla un basto dispositivo de computacin mecnico hacia 1830. El primer computador digital funcional fue construido en 1944 en la Universidad de Harvard, pero en lo electromecnico, no electrnico. La Electrnica Digital moderna comenz en 1946 con un computador digital electrnico llamado ENIAC, que fue fabricado con vlvulas de vaco. Aunque ocupaba una habitacin entera, ENIAC no tenia ni siquiera la potencia que puede tener hoy en da una calculadora de bolsillo. l termino Digital se deriva de la forma en que los computadores realizan las operaciones: contando dgitos. Durante muchos aos, las aplicaciones de electrnica digital se limitaron a sistema de computador. Hoy en da, la tecnologa digital tiene aplicacin en una amplia variedad de reas de los computadores. Estas aplicaciones, como son los sistemas telefnicos, de radar, sistemas de navegacin , sistemas militares, instrumentacin medica, control de procesos industriales y electrnica de consumo, usan todos ellos tcnicas digitales. La tecnologa digital ha progresado desde los circuitos de vlvulas de vaco hasta los circuitos integrados y los microprocesadores.

1.1 SISTEMAS NUMERICOS. 1.1.1 SISTEMAS NUMERICOS. El sistema de numeracin binario y los cdigos digitales son fundamentales para la electrnica digital. Este tema esta enfocado principalmente al sistema de numeracin binario y sus relaciones con otros sistemas de numeracin tales como el decimal, hexadecimal y Octal. Se cubren las operaciones aritmticas con nmeros binarios con el fin de proporcionar una base para entender como trabajan los computadores y muchos otros tipos de sistemas digitales. Tambin cubren cdigos digitales tales como el cdigo decimal binario (Binary Coded Decimal, BCD), el cdigo Gray, el cdigo de exceso-3 y el ASCII, y se introduce el mtodo de paridad para la detencin de errores en el cdigo. Binario Octal Decimal Hexadecimal base 2 base 8 base 10 base 16 (0, 1); 10102 (0, 1, 2, 3, 4, 5, 6, 7); 7418 (0, 1, 2, 3, 4, 5, 6, 7, 8, 9); 1999 (0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F); BEBEH

Ing. Anselmo Ramrez Gonzlez mcfs y vuo

6

INGENIERA ELECTRNICA.

SISTEMAS DIGITALES I

NOTACION POSICIONAL

N = ( an-1 an-2 ... a1 a0 . a-1 a-2 ... a-m)r . r n m an-1 a-m Punto que separa enteros de fracciones Base Nmero de dgitos enteros a la izquierda del punto Nmero de dgitos fraccionarios Dgito ms significativo (MSD) Dgito menos significativo (LSD)

NOTACION POLINOMIAL.N=

i=m

a ri

n 1

i

ai Dgito entero i cuando n 1 i 0 ai Dgito fraccionario i cuando 1 i m

CONVERSIONES DE SISTEMA DECIMAL A BINARIO, HEXADECIMAL.

10 10102 Por divisin sucesiva: 10 0 5 1 2 0 1 1 16F.0DH ________10 13*16-2+15*160+6*161+1*162= 367.05078

10.5 1010.102 10 5 2 1 0 1 0 10.5*2 = 1.0 0*2 = 0.0

Ing. Anselmo Ramrez Gonzlez mcfs y vuo

7

INGENIERA ELECTRNICA.

SISTEMAS DIGITALES I

1.1.2 CONVERSIONES DE SISTEMAS NUMERICOS:

10102 ____________10 0*20 + 1*21 + 0*22 + 1*23 = 10

EJERCICIOS: 1. Convertir a decimal los siguientes nmeros binarios: (a) 11 (b) 100 (c) 111 (d) 1000 (e) 1001 (f) 1100 (g) 1011 (h) 1111 2. Convertir a decimal los siguientes nmeros binarios: (a) 110011.11 (b) 101010.01 (c) 1000001.111 (d) 1111000.101 (e) 1011100.10101 (f) 1110001.0001 (g) 1011010.1010 (h) 1111111.11111 3. Convertir a binario cada uno de los nmeros decimales: (a) 10 (b) 17 (c) 24 (d) 48 (e) 61 (f) 93 (g) 125 (h) 186 4. Convertir en binario cada uno de los nmeros fraccionarios indicados: (a) 0.32 (b) 0.246 (c) 0.0981 5. Convertir a binario cada uno de los nmeros decimales indicados utilizando la divisin sucesiva por 2: (a) 15 (b) 21 (c) 28 (d) 34 (e) 40 (f) 59 (g) 65 (h) 73 6. Convertir a binario cada uno de los nmeros decimales fraccionarios indicados utilizando la multiplicacin sucesiva por 2. (a) 0.98 (b) 0.347 (c) 0.9028 7. Generar la secuencia binaria para las secuencias decimales: (a) de 0 a 7 (b) de 8 a 15 (c) de 16 a 31 (d) de 32 a 63 (e) de 64 a 75 8. Convertir a decimal los siguientes nmeros binarios: (a) 1110 (b) 1010 (c) 11100 (d)10000 (e)10101 (f) 11101 (g) 10111 (h) 11111

7218 ____________10 1*80 + 2*81 + 7*82 = 465

3A1H ____________10 1*160 + 10*161 + 3*162 = 929

43215 ____________10 1*50 + 2*51 + 3*52 + 4*53 = 586

32134 ____________10 3*40 + 1*41 + 2*42 + 3*43 = 231

721.5_____________10 5*8-1+1*80+2*81+7*82 = 465.625

1010.12___________10 1*2-1+0*20+1*21+0*22+1*23 = 10.5

2BB.AH__________10 10*16-1+11*160+11*161+2*162 = 699.625

1111.112_________10 1*2 +1*2 +1*2 +1*2 +1*2 +1*2 = 15.75-2 -1 0 1 2 3

621.078 _________10 7*8-2+1*80+2*81+6*82 = 401.109375

1101.012 ________10 1*2-2+0*2-1+1*20+1*22+1*23 = 13.25

Ing. Anselmo Ramrez Gonzlez mcfs y vuo

8

INGENIERA ELECTRNICA.

SISTEMAS DIGITALES I

23 101112 23 11 5 2 1 1 1 1 0 1

32.05 100000.0000112 32 16 8 4 2 1 0 0 0 0 0 10.05*2= 0.10 0.10*2= 0.20 0.20*2= 0.40 0.40*2= 0.80 0.80*2= 1.60 0.60*2= 1.20

89 10110012 89 44 22 11 5 2 1 1 0 0 1 1 0 1

16.78 10000.1100012 16 8 4 2 1 0 0 0 0 10.78*2 = 1.56 0.56*2 = 1.12 0.12*2 = 0.24 0.24*2 = 0.48 0.48*2 = 0.96 0.96*2 = 1.92

134.75 10000110.112 134 67 33 16 8 4 2 1 0 1 1 0 0 0 0 1

80 1208 80 0 10 2 1 1

0.75*2 = 1.50 0.50*2 = 1.00

80 50H 80 0 5 5

EJEMPLOS:

6 01102 32.05 100000.000011002 134.75 10000110.112

* *

13 11012 D16 158 99.9 1100011.11100112

30A.0BH 001100001010.000010112 111 111 1012 1FDH 2738 BBH 6 01102

13 11012 D16 158 99.9 1100011.11100112 134.75 10000110.112

32.05 100000.000011002

Ing. Anselmo Ramrez Gonzlez mcfs y vuo

9

INGENIERA ELECTRNICA.

SISTEMAS DIGITALES I

473.25 111011001.0102 473 236 118 59 29 14 7 3 1 1 0 0 1 1 0 1 1 1

75.38 4B.614H 75 B 4 4

0.38*16=6.08 0.08*16=1.28 0.28*16=4.48

0.25*2= 0.50 0.50*2= 1.00

75.38 113.30248 75 3 9 1 1 1

0.38*8=3.04 0.04*8=0.32 0.32*8=2.56 0.56*8=4.48

16.25 20.28 16 0 2 20.25*8=2.00

32.75 40.68 32 0 4 40.75*8=6.00

16.25 10.4H 16 0 1 10.25*16=4.00

32.75 20.CH 32 0 2 20.75*16=12.00

Tabla Binario-Octal de tres bits BINARIO 000 001 010 011 100 101 110 111 OCTAL 0 1 2 3 4 5 6 7

Tabla Binario-Hexadecimal para 4 bits BINARIO 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111 HEXADECIMAL 0 1 2 3 4 5 6 7 8 9 A B C D E F

Ing. Anselmo Ramrez Gonzlez mcfs y vuo

10

INGENIERA ELECTRNICA.

SISTEMAS DIGITALES I

1.1.3 COMPLEMENTOS:

complemento r r n N complemento r 1 r n r m N DECIMAL 10 9 BINARIO 2 1 OCTAL 8 7

COMPLEMENTO r COMPLEMENTO r-1

EJEMPLOS:

Obtenga el complemento a 10 ( r ) de 1998rn N r Base n Numero de dgitos enteros N Cantidad

104 1998 = 10000 1998 = 8002

Complemento de 8002 104 8002 = 1998

OBTENCION DEL COMPLEMENTO A 2 DE:

11012 r 112 1011102 r 100102 = 24 11012 = 00112 = 26 10110 = 100102 = 16 13 = 3 = 64 46 = 18

10002 r 10002 = 24 1000 = 10002 = 16 8 = 8 1010.1 r 0101.12 = 24 1010.1 = 0101.1 = 16 10.5 = 5.5

10102 r 1102 = 24 1010 = 1102 = 16 10 = 6

Ing. Anselmo Ramrez Gonzlez mcfs y vuo

11

INGENIERA ELECTRNICA.

SISTEMAS DIGITALES I

Dirigirse al bit menos significativo y fijarse si es cero o si es uno, si es cero no cambia pero si es uno, el primero se deja igual y a partir de ah los dems cambian de cero a uno y de uno a cero. 10112 r 01012 101002 r 0110002 11112 r 00012

COMPLEMENTO A 1:

Cambiar ceros por unos y unos por ceros. r n r m N r 1 10102 01012= 24 20 1010 = 101 = 16 1 10 = 5 EJERCICIOS: 1. Determinar el complemento a 1 de los siguientes nmeros binarios. (a) 101 (b) 110 (c) 1010 (d) 11010111 (e) 1110101 (f) 00001 (g) 10111001 (h) 11010 (i) 10111 (j) 001101 2. Determinar el complemento a 2 de los siguientes nmeros binarios. (a) 10 (d) 1101 (g) 10110000 (j) 10111 (b) 111 (c) 1001 (e) 1110 (f) 10011 (h) 00111101(i) 11001000 (k) 11111 (l) 010001

r 1 10112 01002 r 1 1010.12 0101.02

RESTA BINARIA CON COMPLEMENTOS.

1010 1010 -101 r 1011 + 0101 1 0101El uno indica que el resultado de la resta es positivo. Y que la suma es la diferencia.

3. Realizar las siguientes restas utilizando el complemento a 2. (a) (b) (c) (d) 00110011 - 00010000 01100101 - 11101000 110 - 010 00110010 - 01110111

1011101 1011101 - 1100110 r 0011010 + 0001001 - 0001001 0 1110111 rEl cero indica que el resultado de la resta es negativo. Y a la suma obtener su complemento a dos para que funcione como diferencia.

Ing. Anselmo Ramrez Gonzlez mcfs y vuo

12

INGENIERA ELECTRNICA.

SISTEMAS DIGITALES I

RESTA BINARIA CON COMPLEMENTO A UNO.

1011101 1011101 r 1 -1100110 0011001 + r 1 -0001001 01110110 0001001 10111 10111 r 1 - 01111 10000 + 1000 1 00111 1+ 1000

1.1.4 OPERACIONES BINARIAS. SUMA BINARIA: A +B C S

1er termino 2o termino Suma

Carry (acarreo) EJEMPLOS:

A 0 0 1 1

B C S 0 0 0 1 0 1 0 0 1 1 1 0

100 +11 111 1111 + 101 1011 11111

101 + 11 1000 11111 1111 + 111 110101

1011 + 111 10010

1011 10000 + 11010 110101

RESTA BINARIA: A -B D Minuendo Sustraendo Diferencia BorrowA 0 0 1 1 B 0 1 0 1 0 1 0 0 D 0 1 1 0

Ing. Anselmo Ramrez Gonzlez mcfs y vuo

13

INGENIERA ELECTRNICA.

SISTEMAS DIGITALES I

EJEMPLOS: 111 - 11 100 1010 - 101 0101 1011101 - 1100110 11110111

MULTIPLICACION BINARIA. A B P primer factor segundo factorA 0 0 1 1 B 0 1 0 1 P 0 0 0 1

EJERCICIOS: 1. Sumar los nmeros binarios:

1010 * 11 1010 1010 11110

110111 * 101 110111 000000 110111 100010011

(a) 11+01 (b) 10+10 (c) 01+11 (d) 111+110 (e) 1001+101(f) 1101+1011 (g) 11010+01111 (h) 11+11 (i) 100+10 (j) 111+11 (k) 110+100 (l) 1101+1010 (m) 10111+01101 2. Realizar la sustraccin directa de los siguientes nmeros binarios: (a) 11-1 (b) 101-100 (c) 110-101 (d) 1110-11 (e) 1100-1001 (f) 11010-10111 (g) 110-010 (h) 101-011 (i) 11-01 (j) 1101-0100 (k) 1001-0111 3. Realizar las siguientes multiplicaciones binarias: (a) 11x11 (b) 100x10 (c) 111x101 (d) 1001x110 (e) 1101x1101(f) 1110x1101 (g) 110x111 4. Dividir los nmeros binarios siguientes: (a) 100 10 (b) 1001 11 (c) 1100 100 (d) 1100 011 (e) 110 11 (f) 110 10

DIVISION BINARIA.C A B

R

1001.1 11 1110111 0101 11 100 11 11 11 0

Ing. Anselmo Ramrez Gonzlez mcfs y vuo

14

INGENIERA ELECTRNICA.

SISTEMAS DIGITALES I

1.2 ALGEBRA BOOLEANA Es un conjunto de variables Booleanas, las cuales pueden operarse con suma lgica, producto lgico o negacin( +,, ' ); y cuyos elementos son 0 y 1. En resumen: {B;,+, ' ;0,1} * + multiplicacin lgica (AND) suma lgica (OR) ' B negacin (NOT) conjunto de variables Booleanas.

1.2.4 Axiomas de BooleNo. A1 A2 A3 A4 A5 A6 A7 Nombre Idempotencia Conmutativa Asociativa Absortiva Distributiva Elemento Nulo Complemento

Multiplicacin XX=XX Y = YX X (Y Z) = (X Y) Z X (X + Y) = X X (Y + Z) = X Y + X Z X1=X X X' = 0

SumaX+X=X X+Y=Y+X X + (Y + Z) = (X + Y) + Z X + (X Y) = X X + (Y Z) = (X + Y) (X + Z) X+0=X X + X'= 1

Teoremas de Demorgan

a) b)

( X 1 + X 2 + ...... + X n )' = X 1' X 2' ...... X n' ( X 1 X 2 ...... X n )' = X 1' + X 2' + ...... + X n'

Teorema de Shannon

( f ( X 1 , X 2 ,..., X n ,+,))' =Teoremas de Expansin a) b)

' ' f X 1' , X 2 ,..., X n ,,+

(

)

f ( X 1 , X 2 ,..., X n ) = X 1 f (1, X 2 ,..., X n ) + X 1' f (0, X 2 ,..., X n ) f ( X 1 , X 2 ,..., X n ) = [X 1 + f (0, X 2 ,..., X n )] X 1' + f (1, X 2 ,..., X n )

[

]

Ing. Anselmo Ramrez Gonzlez mcfs y vuo

15

INGENIERA ELECTRNICA.

SISTEMAS DIGITALES I

1.2.6 SIMPLIFICACION DE FUNCIONES BOOLEANAS: 1.2.6.1 DEMOSTRACION DE AXIOMAS. X*X=X X+X=X Suma lgica Usando una tabla de verdad: X X+X X X*X 0 0 0 0*0=0 1 1 1 1*1=1 X Y 0 0 0 1 1 0 1 1 X+(X*Y)=X X+Y X*Y 0 0 0 1 0 1 1 1 X+(X*Y) 0 0 1 1

X 0 0 1 1

Y 0 1 0 1

X*(X+Y) = X X+Y X * ( X+Y ) 0 0 0 1 1 1 1 1

X*1=X X 1 X 0 1 0 1 1 1

X 0 1

X * X' = 0 X + X' = 1 X` X * X` X + X` 1 0 1 0 0 1

00 01 02 03 04 05 06 07

X Y Z 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1

X*Y 0 0 0 0 0 0 1 1

Y*Z 0 0 0 1 0 0 0 1

X*(Y*Z) 0 0 0 0 0 0 0 1

( X*Y)*Z 0 0 0 0 0 0 0 116

Ing. Anselmo Ramrez Gonzlez mcfs y vuo

INGENIERA ELECTRNICA.

SISTEMAS DIGITALES I

EJERCICIOS: 1. Determine por medio de una tabla de verdad la validez del teorema de DeMorgan para tres variables: (ABC)' = A' + B' + C'. 2. Simplifique las siguientes expresiones usando lgebra Booleana. a. A + AB b. AB + AB' c. A'BC + AC d. A'B + ABC' + ABC e. AB + A(CD + CD') f. (BC' + A'D) (AB' + CD') 3. Siguiendo el teorema de DeMorgan, muestre que: a. (A + B)' (A' + B')' = 0 b. A + A'B + A'B' = 1 4. Simplifique las siguientes funciones Booleanas por medio de mapas de tres variables. a. F(x, y, z) = (0, 1, 5, 7) b. F(x, y, z) = (1, 2, 3, 6, 7) c. F(x, y, z) = (3, 5, 6, 7) d. F(A, B, C) = (0, 2, 3, 4, 6) 5. Simplifique las siguientes funciones Booleanas por medio de mapas de cuatro variables. a. F(A, B, C, D) = (4, 6, 7, 15) b. F(A, B, C, D) = (3, 7, 11, 13, 14, 15) c. F(A, B, C, D) = (0, 1, 2, 4, 5, 7, 11, 15) d. F(A, B, C, D) = (0, 2, 4, 5, 6, 7, 8, 10, 13, 15)

Ing. Anselmo Ramrez Gonzlez mcfs y vuo

17

INGENIERA ELECTRNICA.

SISTEMAS DIGITALES I

1.2.6.2 MAPAS DE KARNAUGH.- Mtodo tabular para simplificar funciones BooleanasUn mapa de Karnaugh proporciona un mtodo sistemtico de simplificacin de expresiones Booleanas y, si se simplifica adecuadamente, genera las expresiones suma de productos y producto de sumas ms simples posibles. Como hemos visto, la efectividad de la simplificacin de algebraica depende de nuestra familiaridad con las leyes, reglas y teoremas del lgebra Boleaba y de nuestra habilidad a la hora de aplicarlas. Por otro lado, el mapa de Karnaugh es bsicamente una "receta" para la simplificacin. Un mapa de Karnaugh es similar a una tabla de verdad, ya que muestra todos los posibles valores de entrada y la salida resultante para cada valor. En vez de estar organizada en filas y columnas como una tabla de verdad, el mapa de Karnaugh es una secuencia de celdas en la que cada celda representa un valor binario de las variables de entrada. Las celdas se disponen de manera que la simplificacin de una determinada expresin consiste en agrupar adecuadamente las celdas.Para una variable,D

f (A)D' D D' 0 D 1 D' 0 D D 1

Para 2 variable,B' B A' B'A' BA'

f (B, A)A B'A BA B' B A' 00 10 A 01 11 B' B A' 0 2 A 1 3

Para 3 variables,B'A' C' C B'A

f (C, B, A)BA BA' C' C B'A' 000 100 B'A 001 101 BA 011 111 BA' 010 110 0 1 00 0 4 01 1 5 11 3 7 10 2 6

Para 4 variables,B'A' D'C' D'C DC DC' B'A

f (D, C, B, A)BA BA' D'C' D'C DC DC' B'A' 0000 0100 1100 1000 B'A 0001 0101 1101 1001 BA 0011 0111 1111 1011 BA' 0010 0110 1110 1010 00 01 11 10 00 0 4 12 8 01 1 5 13 9 11 3 7 15 11 10 2 6 14 10

Para 5 variables,E'B'A' D'C' D'C DC DC' B'A BA BA'

f (E, D, C, B, A)EB'A' D'C' D'C DC DC' B'A BA BA' 00 01 11 10 00 0 4 12 8 01 1 5 13 9

E'11 3 7 15 11 10 2 6 14 10 00 16 20 28 24 01 17 21 29 25 11 19 23 31 27

E10 18 22 30 26

Ing. Anselmo Ramrez Gonzlez mcfs y vuo

18

INGENIERA ELECTRNICA.

SISTEMAS DIGITALES I

Para 6 variables,

f (F, E, D, C, B, A)E' E11 3 7 15 11 11 35 39 47 43 10 2 6 14 10 10 34 38 46 42 00 16 20 28 24 00 48 52 60 56 01 17 21 29 25 01 49 53 61 57 11 19 23 31 27 11 51 55 63 59 10 18 22 30 26 10 50 54 62 58

F'

00 01 11 10 00 01 11 10

00 0 4 12 8 00 32 36 44 40

01 1 5 13 9 01 33 37 45 41

F'ED'C'BA' 010010 18 Obtencin de la Ecuacin Simplificada Agrupar mintrminos adyacentes El nmero de mintrminos agrupados debe provenir de 2n Todo mintrmino expuesto en el mapa debe estar representado en la ecuacin simplificada Recomendado hasta para 5 variables

F

FE'D'CB'A 100101 37

Mapa de Karnaugh para una sola variable 2n posibles combinaciones

n=1 x 1'X1' 0

21=2 x1X1 1

El mapa tiene 2 celdas 2 casilleros. Las dos celdas son adyacentes.

n=2 22 = 4 combinaciones X2X1' X1 X1X2 00 0 X1X2 10 2

f ( X1,X2)

X2X1X2 01 1 X1X2 11 3 ADYACENCIA: 0 0 1 2 ----1 2 3 3

Ing. Anselmo Ramrez Gonzlez mcfs y vuo

19

INGENIERA ELECTRNICA.

SISTEMAS DIGITALES I

n=3 X2' X1' X1X1'X2'X3' 000 0 X1X2'X3' 100 4

f ( X1,X2,X3) X2

23 = 8 celdas

X1'X2'X3 X1'X2X3 X1'X2X3' 010 001 011 2 1 3 X1X2'X3 X1X2X3 X1X2X3' 101 111 110 5 7 6

X3' n=4

X3

X3'

ADYACENCIA: 0 -- 1 0 -- 4 0 -- 2 1 -- 5 1 -- 3 3 -- 7 5 -- 7 5 -- 4 2 -- 6 2 -- 3 4 -- 6 6 -- 7

f ( X1,X2,X3,X4 ) X3X1X2X3X4 0000 0 X1X2 X3X4 0100 4 X1X2X3X4 1100 12 X1X2X3X4 1000 8 X1X2X3X4 0001 1 X1X2 X3X4 0101 5 X1X2X3X4 1101 13 X1X2X3X4 1001 9

24 = 16 celdas X3X1X2X3 X4 0011 3 X1X2 X3 X4 0111 7 X1X2X3X4 1111 15 X1X2X3 X4 1011 11 X1X2X3 X4 0010 2 X1X2X3X4 0110 6 X1X2X3X4 1110 14 X1X2X3 X4 1010 10

ADYACENCIAS: 0 -- 1 0 -- 4 0 -- 2 0 -- 8 5 -- 1 5 -- 4 5 -- 7 5 -- 13

X2' X2 X2'

X1'

X1

X4' n=5

X4

X4' 25 = 32 celdas X4X1'X2'X3'X4X5 00011 3 X1'X2'X3X4X5 00111 7 X1'X2X3X4X5 01111 15 X1'X2X3'X4X5 01011 11 X1'X2'X3'X4X5' 00010 2 X1'X2'X3X4X5' 00110 6 X1'X2X3X4X5' 01110 14 X1'X2X3'X4X5' 01010 10

f(X1, X2, X3, X4, X5) X4'X1'X2'X3'X4'X5' 00000 0 X1'X2'X3X4'X5' 00100 4 X1'X2X3X4'X5' 01100 12 X1'X2X3'X4'X5' 01000 8 X1'X2'X3'X4'X5 00001 1 X1'X2'X3X4'X5 00101 5 X1'X2X3X4'X5 01101 13 X1'X2X3'X4'X5 01001 9

X2'

X2

X4'Ing. Anselmo Ramrez Gonzlez mcfs y vuo

X420

INGENIERA ELECTRNICA.

SISTEMAS DIGITALES I

X1X2'X3'X4'X5' 10000 16 X1X2'X3X4'X5' 10100 20 X1X2X3X4'X5' 11100 28 X1X2X3'X4'X5' 11000 24

X1X2'X3'X4'X5 10001 17 X1X2'X3X4'X5 10101 21 X1X2X3X4'X5 11101 29 X1X2X3'X4'X5 11001 25

X1X2'X3'X4X5 10011 19 X1X2'X3X4X5 10111 23 X1X2X3X4X5 11111 31 X1X2X3'X4X5 11011 27

X1X2'X3'X4X5' 10010 18 X1X2'X3X4X5' 10110 22 X1X2X3X4X5' 11110 30 X1X2X3'X4X5' 11010 26

X3'

X3

X3'

X5'

X5

X5'

EJERCICIOS: 1. Reducir la funcin especificada en la siguiente tabla de verdad a su forma suma de productos mnima mediante mapas de Karnaugh.Entradas A B C 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 Salida X 1 1 0 1 1 1 0 1

2. Utilizar el mapa de Karnaugh para implementarla forma de productos mnima de la funcin lgica especificada en la siguiente tabla de verdad.Entradas A B C D 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 Salida X 0 1 1 0 0 0 1 1 1 0 1 0 1 1 0 1

3. Resolver el problema anterior para una situacin en que las seis ultimas combinaciones binarias no estn permitidas.

Ing. Anselmo Ramrez Gonzlez mcfs y vuo

21

INGENIERA ELECTRNICA.

SISTEMAS DIGITALES I

EJEMPLOS: Simplifique las funciones siguientes, por mapas de Karnaugh.Cin 0 0 0 0 1 1 1 1 A 0 0 1 1 0 0 1 1 B 0 1 0 1 0 1 0 1 Cout 0 0 0 1 0 1 1 1 S 0 1 1 0 1 0 0 1

S (Cin , A, B ) = (1,2,4,7 )n=

3

C out (Cin , A, B ) = (3,5,6,7 )n =1

3

CIN AB

000 1

011 0

110 1

101 0

00 0 10 0

010 1

111 1

100 1

0 1

S = Cin A A 00 0 10 0

C out = AB + CinB + CinA 101 0

011 0

111 1

out = AB + in'B + in'A Simplifique: F1 (D,C,B,A) =DC BA

(0,2,4,6,8,10,12,14)n =1

4

00 00 01 11 101 1 1 1

010 0 0 0

110 0 0 0

101 1 1 1

F1 = A'

F2 (D,C,B,A) =00 00 01 11 101 1 1 1

(0,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15)n =1

4

011 1 1 1

111 1 1 1

101 1 1 1 F2 =1

Ing. Anselmo Ramrez Gonzlez mcfs y vuo

22

INGENIERA ELECTRNICA.

SISTEMAS DIGITALES I

F3 (D,C,B,A) = 00 00 01 11 101 0 0 1

(0,2,8,10)n =1

4

010 0 0 0

110 0 0 0

101 0 0 1 F3 =C'A'

F4 (D,C,B,A) = 00 00 01 11 101 0 0 1

(0,2,5,7,8,10,13,15)n =1

4

010 1 1 0

110 1 1 0

101 0 0 1 F4 = C'A' + CA

F5 (D,C,B,A) = 00 00 01 11 101 1 1 1

(0,1,4,6,9,8,12,14)n =1

4

011 0 0 1

110 0 0 0

100 1 1 0 F5 = C'B' + CA'

F6 (A,B,C,D) =AB CD

(0,1,6,7,8,9,10,11,12,13,14,15)n =1

4

00 00 01 11 101 0 1 1

011 0 1 1

110 1 1 1

100 1 1 1 F6 = A + BC + B'C'

Ing. Anselmo Ramrez Gonzlez mcfs y vuo

23

INGENIERA ELECTRNICA.

SISTEMAS DIGITALES I

F7 (E,D,C,B,A) =DC BA

(0,2,4,6,7,8,10,14,15,16,18,22,23,24,26,30,31)n =1

5

00 00 01 11 101 0 0 1

010 0 0 0

110 1 1 0

101 1 1 1

00 00 01 11 101 0 0 1

010 0 0 0

110 1 1 0

101 1 1 1 F7 = C'A' + CB

F8 = (F,E,D,C,B,A) =DC BA

(0,2,4,...,60,62)n =1

6

00 00 01 11 10 00 01 11 101 1 1 1

010 0 0 0

110 0 0 0

101 1 1 1

00 00 01 11 10 00 01 11 101 1 1 1

010 0 0 0

110 0 0 0

101 1 1 1 F8 = A'

1 1 1 1

0 0 0 0

0 0 0 0

1 1 1 1

1 1 1 1

0 0 0 0

0 0 0 0

1 1 1 1

F9 = (F,E,D,C,B,A) = 00 00 01 11 10 00 01 11 100 0 0 0

(1,3,5,...,59,61,63)n =1

6

011 1 1 1

111 1 1 1

100 0 0 0

00 00 01 11 10 00 01 11 100 0 0 0 0 0 0 0

011 1 1 1 1 1 1 1

111 1 1 1 1 1 1 1

100 0 0 0 F9 = A 0 0 0 0

0 0 0 0

1 1 1 1

1 1 1 1

0 0 0 0

F8 + F9 = 1

Ing. Anselmo Ramrez Gonzlez mcfs y vuo

24

INGENIERA ELECTRNICA.

SISTEMAS DIGITALES I

1.2.6.3 Quine - Mc Cluskey.- Mtodo tabular para simplificar funciones Booleanas

Procedimiento:1. Encontrar los implicantes primos de la funcin 2. Construir la tabla de implicantes primos y encontrar los implicantes primos esenciales de la funcin 3. Incluir los implicantes primos esenciales en la suma mnima. 4. Despus de borrar todos los implicantes primos esenciales de la tabla de implicantes primos, determinar los renglones dominados y las columnas dominantes en la tabla, borrar todos los renglones dominados y las columnas dominantes, y encontrar los implicantes primos esenciales secundarios. 5. Repetir los pasos 3 y 4 hasta obtener una cobertura mnima de los trminos de la funcin. Para el punto 1: a) Representar cada mintrmino de la forma cannica de suma de productos como un ' ' cdigo binario. Por ejemplo X 1 X 2 X 3 X 4 representarlo como 1010 b) Encontrar el nmero decimal correspondiente a ese cdigo binario. c) Definir el nmero de 1s en el cdigo binario como el ndice del nmero. Agrupar todos los nmeros binarios del mismo ndice en un grupo correspondiente. Listar todos los grupos en una columna siguiendo un orden ascendente en el valor del ndice. Dentro de cada grupo, los cdigos y sus equivalentes nmeros decimales se listan tambin en orden ascendente. d) Empezando con los trminos en el grupo de menor ndice, comparar cada uno con los del grupo de ndice mayor en 1, eliminando las variables redundantes segn la propiedad 1. e) Marcar con todos los trminos que se incluyan en alguna combinacin. Los trminos que se queden sin marcar son los implicantes primos. f) Repetir los pasos d y e hasta que no sea posible realizar ninguna otra reduccin; entonces se habr obtenido el conjunto de implicantes primos, sealando cada uno de ellos con una letra mayscula (A, B, C, ...). Para el paso 2: a) Construir una tabla que tenga tantas columnas como mintrminos haya en la funcin; cada columna est marcada con el nmero decimal que representa al mintrmino. La tabla tendr tantos renglones como implicantes primos se hayan encontrado en el paso 1 y deben, por lo tanto, estar marcadas con las letras A, B, C, ... . b) Dentro de la tabla, marcar con una x, que cierto implicante cubre a un mintrmino. c) Encontrar todas las columnas que tengan una sola x y encerrar sta con un crculo. Marcar con un asterisco los renglones en el que se encuentre alguna . Estos renglones corresponden a los implicantes primos esenciales.

Ing. Anselmo Ramrez Gonzlez mcfs y vuo

25

INGENIERA ELECTRNICA.

SISTEMAS DIGITALES I

Definicin: Dos renglones (columnas) I y J de una tabla de implicantes primos que tienen xs exactamente en las mismas columnas (renglones) se dice que son iguales (I=J). Definicin: Sean I y J dos columnas de una tabla de implicantes primos. Se dice que la columna I domina a la columna J (I J) si I=J si la columna I tiene xs en todos los renglones donde la columna J tiene xs. Se dice que la columna I es dominante y la columna J es dominada. Definicin: Sean I y J dos renglones de una tabla de implicantes primos. Se dice que el rengln I domina al rengln J (I J) si I = J o si rengln I tiene xs en todos las columnas donde el rengln J tiene xs. Se dice que el rengln I es dominante y el rengln J es dominado. Todas las columnas dominantes y los renglones dominados se pueden eliminar de una tabla de implicantes primos sin afectar el resultado de la minimizacin. Esto es debido a que est garantizado que la columna dominante est cubierta por el rengln que cubre a la columna dominada. De igual manera, est garantizado que las columnas del rengln dominado estarn cubiertas por el rengln dominante. Cuando una funcin tiene dont cares, se toman todas los ds como 1s en el proceso de obtencin de los implicantes primos. En los pasos subsiguientes los ds se toman como 0s. Definicin: Una tabla de implicantes primos es semicclica s:(1) No (2) (3)

tiene implicantes primos esenciales, es decir, ninguna columna tiene slo una x

No existe relacin de dominancia entre renglones y columnas Los costos de los renglones no son iguales.

Para resolver una tabla de implicantes primos semicclica, se elige algn rengln de menor costo para incluirlo en la suma mnima y entonces utilizar alguna de las tcnicas de reduccin para eliminar renglones y columnas. El proceso completo se debe repetir para cada uno de los renglones de menor costo y la suma mnima final ser la que se obtenga al comparar los costos de las expresiones que resulten de cada eleccin arbitraria de renglones. Definicin: Una tabla de implicantes primos semicclica es cclica si los costos de todos los renglones son iguales.

Ing. Anselmo Ramrez Gonzlez mcfs y vuo

26

INGENIERA ELECTRNICA.

SISTEMAS DIGITALES I

Ejemplo 1.- Simplificar la funcin f0 por el mtodo de Quine McCluskey

f 0 (x1 , x 2 , x3 , x 4 , x5 ) = (0,2,4,5,6,7,8,10,14,17,18,21,29,31) + (11,20,22 )m d

Indice

Decimal

0 1

2

3

4 5

0 2 4 8 5 6 10 17 18 20 7 11 14 21 22 29 31

Representacin binaria de cada termino 00000 00010 00100 01000 00101 00110 01010 10001 10010 10100 00111 01011 01110 10101 10110 11101 11111

Nmeros decimales 0, 2 0, 4 0, 8 2, 6 2, 10 2, 18 4, 5 4, 6 4, 20 8, 10 5, 7 5, 21 6, 7 6, 14 6, 22 10, 14 10, 11 17, 21 18, 22 20, 21 20, 22 21, 29 29, 31

1 Reduccin 000-0 00-00 0-000 00-10 0-010 -0010 0010 001-0 -0100 010-0 001-1 -0101 0011 0-110 -0110 01-10 0101A 10-01 B 10-10 1010 101-0 1-101 C 111-1 D

Nmeros decimales 0, 2, 4, 6 0, 2, 8, 10 2, 6, 10, 14 2, 6, 18, 22 4, 5, 6, 7 5, 5, 20, 21 4, 20, 6, 22

2 Reduccin 00--0 E 0-0-0 F 0--10 G -0-10 H 001-I -010J -01-0 K

Una vez ordenadas las representaciones binarias (tercera columna), iniciar las comparaciones Al comparar una representacin binaria, marcarla con En 2 reduccin, s aparece una comparacin ya existente, es redundante y no la considere. Clasificar con una literal las reducciones no comparadas

0 A *B C *D E *F *G *H *I J K

2

4

5

6

7

8

10 x

14

17

18

21 x x

29

31

x x

x x

x x x x

x

x x x x x NOTA: En esta tabla no aparecen los md (11, 20, 22) x x

x x x

x x

x

f0(x1, x2, x3, x4, x5) =*B+*D+*F+*G+*H+*I

' ' ' ' ' ' ' ' ' ' ' f0(x1, x2, x3, x4, x5) = X1X2X4X5 + X1X2X3X5 + X1X3X5 + X1X4X5 + X2X4X5 +X1X2X3

Observe las columnas de reduccin, ah los renglones: B, D, F, G, H, e I son el resultado simplificado.

Ing. Anselmo Ramrez Gonzlez mcfs y vuo

27

INGENIERA ELECTRNICA.

SISTEMAS DIGITALES I

Inicio

Una funcin de conmutacin en la forma cannica de suma de productos

Determine todos los implicantes primos por el procedimiento tabular

Construya la tabla de implicantes primos

Encontrar los implicantes primos esenciales, eliminarlos de la tabla e incluirlos en la forma mnima

Se han cubierto todas las columnas?

Si no se involucro alguna tabla cclica, se obtuvo ya la forma mnima. De otro modo repetir para otros renglones de mnimo costo para encontrar la forma mnima.

No

FinElimina los renglones dominados y las columnas dominantes

NoEs la tabla cclica o semicclica?

SiEliminar alguno de los renglones de menor costo que no se haya elegido previamente e incluirlo en la forma mnima

Grfica de flujo para algoritmo de simplificacin por Quine Mc Cluskey

Ing. Anselmo Ramrez Gonzlez mcfs y vuo

28

INGENIERA ELECTRNICA.

SISTEMAS DIGITALES I

II CIRCUITOS COMBINACIONALES. 2.1 CIRCUITOS COMBINACIONALES.

X1:

LOGICA COMBINATORIA

Z1:

Xn

Zn

Diagrama a bloque de los circuitos combinacionales.

2.2 COMPUERTAS LOGICAS.

Compuerta

Smbolo

Tabla de verdadA 0 0 1 1 B 0 1 0 1 Y 0 0 0 1

Ecuacin

Analoga

AND

Y = A B

OR

A 0 0 1 1

B 0 1 0 1

Y 0 1 1 1

Y=A+B

NOT

A 0 1

Y 1 0

Y = A = A

Ing. Anselmo Ramrez Gonzlez mcfs y vuo

29

INGENIERA ELECTRNICA.

SISTEMAS DIGITALES I

NAND

A 0 0 1 1

B 0 1 0 1

Y 1 1 1 0

Y = (A*B)= AB = A' + B'

NOR

A 0 0 1 1

B 0 1 0 1

Y 1 0 0 0

Y = A+ B=A' * B'

= (A+B)'

OR-EX

A 0 0 1 1

B 0 1 0 1

Y 0 1 1 0

Y=AB= AB+ AB

2.3 DISEO DE UN MEDIO SUMADOR BINARIO.

A + B C S

C = A*B S = AB + AB = A B

A 0 0 1 1

B 0 1 0 1

C 0 0 0 1

S 0 1 1 0

Ing. Anselmo Ramrez Gonzlez mcfs y vuo

30

INGENIERA ELECTRNICA.

SISTEMAS DIGITALES I

SUMADOR BINARIO COMPLETO.

Cout

Cin A B S

Cout = CinAB + Cin AB + Cin AB+ Cin A S= CinAB + CinAB+ Cin AB+ Cin AB Cout = AB + ( A B ) Cin S= Cin ( A B )

Cin 0 0 0 0 1 1 1 1

A 0 0 1 1 0 0 1 1

B 0 1 0 1 0 1 0 1

Cout 0 0 0 1 0 1 1 1

S 0 1 1 0 1 0 0 1

Tabla con variables de entrada y funciones Booleanas de salida

Circuito combinacional de un sumador completo

2.4 MEDIO RESTADOR BINARIO.

A - B D

= AB D = AB + AB D =A B

A 0 0 1 1

B 0 1 0 1

0 1 0 0

D 0 1 1 0

RESTADOR BINARIO COMPLETO.

out = in(A B) + AB D= in A B

in 0 0 0 0 1 1 1 1

A 0 0 1 1 0 0 1 1

B 0 1 0 1 0 1 0 1

out 0 1 1 1 0 0 0 1

D 0 1 1 0 1 0 0 1

Ing. Anselmo Ramrez Gonzlez mcfs y vuo

31

INGENIERA ELECTRNICA.

SISTEMAS DIGITALES I

Diseo de un circuito combinacional que sume dos trminos, cada uno de ellos de 2 bits. B1 B0 A1 A0 + B +A F2 F1 F0 B1B0 A1A0 F2F1F0

0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

B1 B0 0 0 0 0 0 0 0 0 0 1 0 1 0 1 0 1 1 0 1 0 1 0 1 0 1 1 1 1 1 1 1 1

A1 A0 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1

F2 0 0 0 0 0 0 0 1 0 0 1 1 0 1 1 1

F1 0 0 1 1 0 1 1 0 1 1 0 0 1 0 0 1

F0 0 1 0 1 1 0 1 0 0 1 0 1 1 0 1 0

F0 = (1,3,4,6,9,11,12,14) n =14

4

F1 = (2,3,5,6,8,9,12,15) n =1

F2 = (7,10,11,13,14,15) n =1

4

A1 A0 B1 B0

A1 A0

A1 A0

00 01 11 10

00 0 1 1 0

01 1 0 0 1

11 1 0 0 1

10 0 1 1 0

B1 B0

00 01 11 10

00 0 0 1 1

01 0 1 0 1

11 1 0 1 0

10 1 1 0 0

B1 B0

00 01 11 10

00 0 0 0 0

01 0 0 1 0

11 0 1 1 1

10 0 0 1 1

F0 = B0AO +B0A0

F0 = B1B0A1 + B1A1A0 + B1B0A1 + B1A1A0+ B1B0A1A0 + B1B0A1A0 = B1A1(B0 + A0) + B1A1(B0 + A0) + B0A0(B1A1 + B1A1) = (B0 + A0)( B1A1 + B1A1) + B0A0(B1A1 + B1A1) = (B0A0)(B1A1) + (B0A0)(B1A1) = (B0A0) (B1A1)

F0 = B1A1 + B1B0A0 + B0A1A0

Ing. Anselmo Ramrez Gonzlez mcfs y vuo

32

INGENIERA ELECTRNICA.

SISTEMAS DIGITALES I

Diseo de un circuito combinacional que reste dos cantidades binarias, cada una de ellas de 2 bits, e indique el signo B1 B0 A1 A0 B -A FS D1 D0 B1B0 A1A0 FSD1D0

Fs Funcin Signo Fs = 0 Para resultado positivo Fs = 1 Para resultado negativo

0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

B1 B0 0 0 0 0 0 0 0 0 0 1 0 1 0 1 0 1 1 0 1 0 1 0 1 0 1 1 1 1 1 1 1 1

A1 A0 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1

FS 0 1 1 1 0 0 1 1 0 0 0 1 0 0 0 0

D1 0 0 1 1 0 0 0 1 1 0 0 0 1 1 0 0

D0 0 1 0 1 1 0 1 0 0 1 0 1 1 0 1 0

D0 = (1,3,4,6,9,11,12,14) n =14

4

D1 = (2,3,7,8,12,13) n =1

FS = (1,2,3,6,7,11) n =1

4

A1 A0 B1 B0

A1 A0

A1 A0

00 01 11 10

00 0 1 1 0

01 1 0 0 1

11 1 0 0 1

10 0 1 1 0

B1 B0

D0 = B0A0 +B0A0

00 01 11 10

00 0 0 1 1

01 0 0 1 0

11 1 1 0 0

10 1 0 0 0

B1 B0

00 01 11 10

00 0 0 0 0

01 1 0 0 0

11 1 1 0 1

10 1 1 0 0

D0 = B1B0A1 + B1A1A0+ + B1B0A1+ B0A1A0 = B1A1 (B0 + A0) + + A1(B1B0+ B0A0)

FS =B1A1+B1B0A0+B0A1A0

Ing. Anselmo Ramrez Gonzlez mcfs y vuo

33

INGENIERA ELECTRNICA.

SISTEMAS DIGITALES I

EJEMPLOS: Simplifique. AB AB A+ B+ , + A+ B + ,

(

)

X

X

X

X

SUGERENCIA:

A + B y AB SON COMPLEMENTOS

1 1+ 0= 1

0

fb = (A + B + AB ) A + B AB A + B + AB + C = Fc fd = (A + B + AB )C

(

)

( X ) = X ( X ) '= X

OBTENGA LA FUNCION DEL SIGUIENTE CIRCUITO

CIN

2.5 SUMADOR BINARIO DE 4 BITS.

+ A3 A2 A1 A0 B3 B2 B1 B0COUT 3 2 1 0

CIN

B

A

FULL ADDER

A3 A2 A1 A0 B3 B2 B1 B0B1 A0 B0

COUT 3 2 1 0

A3 B3

A2

B2

COUT

A1

CIN

COUT

CIN

COUT

CIN

COUT

CIN

COUT

CIN

3Ing. Anselmo Ramrez Gonzlez mcfs y vuo

2

1

034

INGENIERA ELECTRNICA.

SISTEMAS DIGITALES I

2.6 SUMADOR BCD.

2.7 DETECTOR DE PARIDAD.BA

D 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

C 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

B 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

A 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

Y 1 0 0 1 0 1 1 0 0 1 1 0 1 0 0 0

Z 0 0 0 1 0 1 1 0 0 1 1 0 1 0 0 1

DC

00 01 11 10

00 1 0 1 04

01 0 1 0 1

11 1 0 0 0

10 0 1 0 1

fy = (0,3,5,6,9,10,12)n =1

00 01 11 104

00 0 0 1 0

01 0 1 0 1

11 1 0 1 0

10 0 1 0 1

fz = (3,5,6,9,10,12,15)n =1

EJERCICIO:

Dibuje el diagrama correspondiente a las ecuaciones dadas del detector de paridad.

Ing. Anselmo Ramrez Gonzlez mcfs y vuo

35

INGENIERA ELECTRNICA.

SISTEMAS DIGITALES I

2.8 FAMILIAS LOGICASRTL DTL TTL CTL ECL MOS CMOS IIL Resistor Transistor Logic Diode Transistor Logic Transistor Transistor Logic Complementary Transistor Logic Emitter Coupled Logic Metal Oxide Semiconductor Complementary Metal Oxide Semiconductor Integrated Injection Logic

INTEGRACIN:

SSI.- Small Escale Integration (1-12 Compuertas) MSI.- Medium Sacle Integration (13-99) LSI.- Large Scale Integration (100-1000) VLSI.- Very Large Scale Integration (>1000)

Familia Lgica RTL DTL TTL CTL ECL MOS CMOS IIL

TABLA COMPARATIVA ENTRE FAMILIAS Tiempo de Potencia Margen de Propagacin Disipada Ruido Compuerta (ns) (mW) (V) NOR NAND NAND AND OR/NOR NAND NOR NOR 50 25 10 5 2 250 30 40 10 15 20 50 50