Arqui Compu(Clase 15)RISC

10
1 Arquitectura de Computadoras Clase 15 RISC Arquitectura según el modelo de Von Neumann

description

Arquitectura RISC

Transcript of Arqui Compu(Clase 15)RISC

Page 1: Arqui Compu(Clase 15)RISC

1

Arquitectura de Computadoras

Clase 15

RISC

Arquitectura según el modelo de Von Neumann

Page 2: Arqui Compu(Clase 15)RISC

2

Arquitectura según el modelo de Von Neumann

�Dispone de una única memoria principal en la que se almacenan los datos y las instrucciones. A esta memoria se accede a través de un sistema de buses único:

�Bus de datos

�Bus de direcciones

�Bus de control

Arquitectura según el modelo HARVARD

Page 3: Arqui Compu(Clase 15)RISC

3

Arquitectura según el modelo HARVARD

�Dispone de dos memorias:� Memoria de datos

� Memoria de Programa

�Además cada memoria dispone de su respectivo bus, lo que permite, que la CPU pueda acceder de forma independiente y simultánea a la memoria de datos y a la de instrucciones. Como los buses son independientes éstos pueden tener distintos contenidos en la misma dirección .

PROCESADORES

�CISC: Complex Instrution Set Computer.

�RISC: Reduced Instruction Set Computer.

Page 4: Arqui Compu(Clase 15)RISC

4

Evolución de las CISCAl principio, la

memoria era costosa

La microprogramación facilita la construcción de funciones más complejas

Lenguaje máquina más potente (y complejo)

� Ocupan menos memoria

� Menos tiempode acceso a memoria

Objetivo:Minimizar los programas

(en memoria)

Los programas constan de menos instrucciones

ADEMÁS, se acorta la distancia con los lenguajes de alto nivel

Es más fácil construir compiladores

Arquitectura CISC

Características� Tendencia hacia un conjunto de instrucciones mas

ricas.� Mayor número de instrucciones e instrucciones más

complejas.� Formato de dos operandos, las instrucciones tienen

una fuente y un destino.� Comandos registro a registro, registro a memoria y

memoria a registro.� Multiples modos de direccionamiento a memoria.� Instrucciones de tamaño variable de acuerdo al modo

de direccionamiento.� Las instrucciones requieren varios ciclos de maquina

para poder ejecutarse

Page 5: Arqui Compu(Clase 15)RISC

5

Arquitectura CISC

OBJETIVOS

�Facilitar el trabajo del programador.

�Mejorar la eficiencia de la ejecución a travésdel microcódigo.

� Instrucciones de maquina que se parecen a sentencias de lenguajes de Alto Nivel

�Simplificar los compiladores

Arquitectura CISC

Ventajas

�Microprogramación fácil de implementar.

�Maquinas altamente compatibles.

�Programas muy pequeños

�Uso efciciente de la memoria.

�Compilador menos complicado.

Page 6: Arqui Compu(Clase 15)RISC

6

Arquitectura CISC

Desventajas

� Cada versión antigua del procesador contiene unsubconjunto de instrucciones de la nueva versión.

� Almacenamiento de instrucciones �Instrucciones deejecutan en distintos ciclos de reloj � Lentodesempeño.

� Muchas instrucciones de diferentes formatos ytamaños genera unidades de control compleja, lo cualafecta directamente a la perfomance del procesador

� Las instrucciones especializadas no son usadas, seutilizan aproximadamente el 20 % de las instruccionesdisponibles.

Arquitectura CISC

Otros comentarios�Producir programas pequeños y rápidos.�Programas pequeños � ventajas – ocupa

menos memoria � actualmente no es muyimportante.

�Programas rápidos � instruccionescomplejas � deben ser rápidas.

�Unidad de control compleja, elalmacenamiento del microprograma decontrol es grande � aumenta el tiempo deejecución de las instrucciones simples.

Page 7: Arqui Compu(Clase 15)RISC

7

RISC

Principios RISCFormato regular

Instrucciones de longitud fija

Arquitecturaload/store

Direccionamientos

simples

Pocas Instrucciones y

sencillas

ArquitecturaHarvard

Arquitectura RISC

Características:

� Conjunto limitado de instrucciones y sencillo

� Gran número de registros de uso general

� Una instrucción por ciclo de maquina.

� Operaciones registro a registro (a excepción deoperaciones LOAD y STORE).

� Modos de direccionamiento sencillos.

� Formato de instrucciones sencillo.� Usa pocos formatos

� Longitud de instrucción fija

� No emplea microcódigo

Page 8: Arqui Compu(Clase 15)RISC

8

Arquitectura RISC

Ventajas

�El desempeño RISC es dos o cuarto vecesmejor que el desempeño CISC, debido alpipeline.

�Hardware más simple.

�Ciclo de diseño corto.

�Las instrucciones son de longitud fija.

CISC frente a RISC

Page 9: Arqui Compu(Clase 15)RISC

9

Comparación CISC vs RISC

Característica CISC

Intel 80486

RISC

Motorola 88000

Año de desarrollo 1989 1988

Nro. de Inst. 235 51

Tamaño de Inst. 1 - 11 4

Modos de Direccionamiento

11 3

Nro. de Registros 8 32

CISC vs RISC

�El método de procesamiento del RISC esmás eficiente y escalable.

�Facilitan el multiprocesamiento.

�Las técnicas convergen.

�Los procesadores tomas las instruccionesde CISC y las converten a RISC ->Ganacia en velocidad.

�El costo del procesador CISC es inferior anivel de usuario.

Page 10: Arqui Compu(Clase 15)RISC

10

Maquinas CISC

�PDP-11.

�Intel 80x86.

�Familia Motorola 68000.

Maquinas RISC

�IBM – RS-6000.

�IBM – AS/400.

�Procesador Sparc de SunMicrosystem

�Motorola 88000

�Pentium Pro.