CLASE 5. SE RECOMIENDA MIRAR LOS SIGUIENTES ENLACES .
-
Upload
claudia-paez-caceres -
Category
Documents
-
view
212 -
download
0
Transcript of CLASE 5. SE RECOMIENDA MIRAR LOS SIGUIENTES ENLACES .
CLASE 5
SE RECOMIENDA MIRAR LOS SIGUIENTES ENLACES
• http://www.virtual.unal.edu.co/cursos/ingenieria/2000477/index.html• http://www.teahlab.com/• http://medusa.unimet.edu.ve/sistemas/bpis03/clases.htm• http://
tams-www.informatik.uni-hamburg.de/applets/hades/webdemos/toc.html
DISEÑO LOGICOHasta el momento mediante el uso de compuertas lógicas ha sido posible tratar la mayoría de problemas de diseño lógico.
DISEÑO LOGICO
Sin embargo cuando la aplicación digital se hace mas compleja, hacer el diseño a punta de compuertas (siguiendo las pautas vistas hasta el momento en el curso) el procedimiento de diseño se hace mas difícil.
ESCALA DE INTEGRACION
El progreso en la fabricación de circuitos integrados ha permitido incrementar la capacidad de almacenamiento de componentes y compuertas.
sel = 0sel = 1
MULTIPLEXORES
Llamado también selector de datos. Selecciona una de varias líneas de entrada para que aparezcan en una única línea de salida.
Mux
2:1
sel
In 0
In 1
outDatos de entrada
Datos de salida
Selector outI0
I1
sel
out = sel’.I0 + sel.I1
MULTIPLEXORES
• Un multiplexor enluta uno de sus N datos de entrada a su única salida, basado en el valor binario de sus entradas.
• Para un multiplexor con N entradas hay entradas de selección. (Colocar tabla).
…
Mux
n:1
Sel
log2(N)
in 0in 1in 2in 3in 4in 5in 6in 7in 8
in N
Out
IMPLEMENTACION A NIVEL DE COMPUERTAS LOGICAS
MULTIPLEXORES CON HABILITACION• Adicionalmente a las entradas tradicionales del mux (selector y entradas del mux) puede haber
otra entrada adicional conocida como Enable, la cual como su nombre lo indica habilita o no la salida del mux.
• El enable puede ser activado en bajo o alto: (Activación en bajo): Significa que esta entrada debe estar en 0 (L) para que el mux este
habilitado. (Activación en alto): Significa que esta entrada debe estar en 1 (H) para que el mux este
habilitado.
MULTIPLEXORES
En general:
ALGUNOS MULTIPLEXORES COMERCIALES
MUX 8:1 (74151)
Posee una habilitador activo en
bajo
Dos salidas, una complementada (WN) y otra sin
complementar (Y)
8 líneas de entrada de
datos
3 líneas de selección o dirección
MUX 2:1 (74157)
Posee 4 multiplexores de 2
entradas
Posee un habilitador activo en bajo, el cual es común para los cuatro
multiplexores.
Posee línea de selección de datos
común a los 4 MUX.
MUX 2:1 (74157)
MULTIPLEXORES EN CASCADAEs posible construir un N:1 multiplexor desde algunos multiplexores de menos entradas.
Z
I0I1I2I3
A
I4I5I6I7
B C
4:1mux
4:1mux
2:1mux
8:1mux
C
Z
A B
4:1mux
2:1mux
2:1mux
2:1mux
2:1mux
I4I5
I2I3
I0I1
I6I7
8:1mux
Dos mux 4:1 y un mux 2:1. Cuatro mux 2:1 y un mux 4:1.
Mux 8:1
Las señales de control B y C simultáneamente elijen una de las entradas I0, I1, I2, I3 y una de las entradas I4, I5, I6, I7. La señal de control A elige cual salida (la de arriba o abajo) de los mux 4:1 es llevada a Z.
APLICACIONES DE LOS MULTIPLEXORES
Los multiplexores son principalmente usados para:• Seleccionar una de varias fuentes de datos.
• Implementar funciones lógicas en general.
IMPLEMENTACION DE FUNCIONES LOGICAS
Los multiplexores de pueden implementar cualquier función lógica de n variables, para esto:• Se usan las variables como entradas de control (selectores).• Se colocan las entradas del multiplexor en 1 o 0 dependiendo de la función
lógica a implementar.
Ejemplo: Implementar por medio de un multiplexor la siguiente función lógica de 3 entradas.
F(A,B,C) = m0 + m2 + m6 + m7 = A'B'C' + A'BC' + ABC' + ABCCA B
01234567
10100011
S2
8:1 MUX
S1 S0
F
IMPLEMENTACION DE FUNCIONES LOGICAS (II)Los multiplexores de pueden implementar cualquier función lógica de n variables, para esto:• Se usan n-1 variables como entradas de control (selectores).• Se asocian las entradas del multiplexor a la ultima variable o a su
complemento.
Ejemplo: Implementar por medio de un 4:1 multiplexor implementar la función lógica anterior F(A,B,C) = m0 + m2 + m6 + m7 = A'B'C' + A'BC' + ABC' + ABC
CA B
01234567
10100011
S2
8:1 MUX
S1 S0
FA B C F0 0 0 10 0 1 00 1 0 10 1 1 01 0 0 01 0 1 01 1 0 11 1 1 1
C'
C'
0
1A B
S1 S0
F0123
4:1 MUX
C'C'01
IMPLEMENTACION DE FUNCIONES LOGICAS (III)La generalización del caso anterior se puede mostrar a continuación:
I0 I1 . . . In-1 In F
. . . . 0 0 0 1 1
. . . . 1 0 1 0 1
0 In In' 1
n -1 variables de control para el mux.
Variable de entrada al mux.
4 posibles configuraciones de la tabla de verdad pueden ser expresadas como una función de .
Ejemplo: Implementar F(A,B,C,D) por medio de un mux 8:1
1 0
1 0
1 1
0 0D
A
1 1
0 1
0 1
1 0
B
C
CA B
01234567
1D01D’DD’D’
S2
8:1 MUX
S1 S0
Seleccionando A, B, C como variables de control la implementación con mux 8:1 se muestra a continuación.
IMPLEMENTACION DE SELECTORES DE SEÑALESHaciendo uso de multiplexores es posible llevar una de varias posibles entradas a la salida.
• En los diferentes casos vistos anteriormente se ha trabajado con multiplexores de datos de un solo bit. Es decir un solo bit es enrutado de la entrada a la salida.
• Muchas aplicaciones especialmente aritméticas requieren trabajar con datos de múltiples bits.
• Es posible construir multiplexores para datos de múltiples bits a partir de mux sencillos
sel=0sel=1
DEMULTIPLEXORESRealiza la operación inversa al multiplexor: acepta una única línea de entrada y la guía o enruta hacia alguna de varias líneas de salida dependiendo de la dirección especificada por la(s) línea(s) de selección.
Dem
ux 2
:1
in
out0
out1
sel
out0 = sel’.I out1 = sel .I
out1
I
I
sel out0
DEMULTIPLEXORES
Sel
O0
O1
G
Dem
ux 2
:1
S1 S0
G
O0
O1
O2
O3Dem
ux 4
:1S2 S1 S0
G
O0
O1
O2
O3
O4
O5
O6
O7
Dem
ux 8
:1
En general:
DEMULTIPLEXORES
Línea 1
Línea 2
Línea 3
Línea 4
Central
MULTIPLEXOR
MUX
DEMULTIPLEXOR
DEMUX
CODIFICADORES Y DECODIFICADORES
Son circuitos que realizan la traducción entre códigos numéricos, esto muchas veces para facilitar el procesamiento de los datos (codificadores) y la visualización o interpretación de los datos (decodificadores).
CODIFICADORES• Un codificador es un dispositivo lógico de múltiples entradas y múltiples salidas, el
cual convierte un código de entrada en un código de salida, tal que el código entrada es diferente al código salida.
• En un codificador el código de entrada tiene más bits que el código de salida, y además existe un mapeo uno a uno entre los códigos de entrada y los códigos de salida.
• Existen varios clases de codificadores, los mas populares son: Codificador binario o codificador a n. Codificador decimal-binario. Codificadores de Teclado.
Codificador
O0
O1
O2
ON-1
A0
A1
A2
AM-1
any
M entradas, solo hay activa una entrada en el momento dado.
Código de salida de N bits
Salida any indica si una de las entradas se encuentra activa
CODIFICADORES
𝐴0=𝐸𝐶1𝐶0 ′𝑎𝑛𝑦=𝐸(𝐶1+𝐶0)
Codificador 2:1 Codificador 8:3
CODIFICADOR A nCaso de estudio: codificador a n con n = 2.
D3 D2 D1 D0 S0 S1
0 0 0 1 0 0
0 0 1 0 0 1
0 1 0 0 1 0
1 0 0 0 1 1
100111
0 100
0 010
0 001
1 000
D01
D12
3D2
4D3
S0
S1
5
6COD4 a 2
00
A cada código posicional de 4 bits de entrada se le asigna un código binario de 2 bits a la salida.
Los códigos con múltiples entradas activas son inválidos.
D3D2D1D0
S0
S1
¿Que pasa con los códigos no validos?
4 en
trad
as
2 sa
lidas
Circuito LógicoCodificador 4 a 2
CODIFICADORES CON PRIORIDAD
Para evitar problemas cuando varias líneas de entrada están activas al mismo tiempo se desarrollaron los codificadores de prioridad.
D3 D2 D1 D0 S0 S1
0 0 0 0
0 0 0 1 0 0
0 0 1 0 0 1
0 0 1 1 0 0
0 1 0 0 1 0
0 1 0 1 0 0
0 1 1 0 0 1
0 1 1 1 0 0
1 0 0 0 1 1
1 0 0 1 0 0
1 0 1 0 1 1
1 0 1 1 0 0
1 1 0 0 1 1
1 1 0 1 0 0
1 1 1 0 1 1
1 1 1 1 0 0
Nivel de Importancia
1er
2do
3er
4to
D0
D3
D2
D1
0 0
En estos codificadores a cada línea de entrada se le asigna una importancia (prioridad), en el caso en que varias líneas se activen al mismo tiempo, el código asignado a la salida es el que pertenece a la línea de mayor importancia.
CODIFICADORES CON PRIORIDADCaso de estudio: Codificador 8:3 con prioridad.
74LS148 – CODIFICADOR CON PRIRIDAD 8 A 3
74LS147 CODIFICADOR DECIMAL-BINARIO CON PRIORIDAD
Ejemplo: Codificador de decimal a BCD con prioridad (circuito estándar 74147 (74LS147, 74HC147). Tiene nueve entradas activas en bajo, las cuales representan los dígitos decimales del 1 al 9 y produce un código BCD invertido que corresponde a la mayor entrada que se activó.
74LS147 CODIFICADOR DECIMAL-BINARIO CON PRIORIDAD
0111
011111111
101111111
1011
1 7 32
111111011
110111111
0001
0011
111111111
1111
0
DECODIFICADORES• Un decodificador es un dispositivo lógico de múltiples entradas y múltiples salidas,
el cual convierte un código de entrada en un código de salida, tal que el código entrada es diferente al código salida.
• En un codificador el código de entrada tiene menos bits que el código de salida, y además existe un mapeo uno a uno entre los códigos de entrada y los códigos de salida.
• El decodificador revierte el trabajo hecho por el codificador, esto quiere decir que si el codificador convierte una entrada decimal en binario, el decodificador convierte una entrada binaria en decimal.
códigos de entrada.
Solo una salida esta en alto para cada código de entrada.
O0
O1
O2
OM-1
A0
A1
A2
AN-1
deco
dific
ador
es
DECODIFICADORESLa siguiente figura muestra el funcionamiento de los decodificadores.
Así como en los otros casos, los decodificadores pueden tener entrada de habilitación (enable). La siguiente figura muestra el funcionamiento de un decodificador para este caso:
DECODIFICADORES
𝐶0=𝐸 𝐴0 ′ 𝐶1=𝐸 𝐴0
𝐶0=𝐸 𝐴1 ′ 𝐴0 ′𝐶1=𝐸 𝐴1 ′ 𝐴0𝐶2=𝐸 𝐴1𝐴0 ′𝐶3=𝐸 𝐴1𝐴0
Decodificador 1:2
Decodificador 2:4
DECODIFICADORESDecodificador 3:8
• Existen varios clases de decodificadores lógicos, los más populares son: Decodificador binario o decodificador a n. Decodificador BCD a decimal. Decodificadores BCD a 7 segmentos.
• Algunos decodificadores comerciales son: 74138 – decodificador 3 a 8. 74139 – decodificador 2 a 4. 7447 – decodificador bcd a 7 segmentos.
DECODIFICADOR n A
S01
S12
Y0
Y1
Y2
Y3
5
6
7
8
DECO2 A 4
D3 D2 D1 D0 S0 S1
0 0 0 1 0 0
0 0 1 0 0 1
0 1 0 0 1 0
1 0 0 0 1 1
100111
0 100
0 010
0 001
1 000
00
4 sa
lidas
2 en
trad
as
S0S1
Y0
Y1
Y2
Y3
Caso de estudio: Decodificador a n con n = 2.
DECODIFICADORESEjemplo: Circuito decodificador de BCD a Decimal (Circuito estándar 7442) (la salida es activa en cero)
IMPLEMENTACION DE FUNCIONES LOGICAS USANDO DECODIFICADORES
Un decodificador pueden implementar cualquier función lógica de n variables, para esto:• Se usan las variables como entradas de control.• La entrada enable se debe activar. (A estado alto o bajo según sea la lógica).• Los minterminos apropiados son sumados para formar la función.
A'B'C'A'B'CA'BC'A'BCAB'C'AB'CABC'ABC
CA B
01234567
S2
3:8 DEC
S1 S0
“1”
IMPLEMENTACION DE FUNCIONES LOGICAS USANDO DECODIFICADORES
Implemente las siguientes funciones lógicas usando decodificadores:• F1 = A’BC’D + A’B’CD + ABCD• F2 = ABC’D’ + ABC• F3 = (A’ + B’ + C’ + D’)
F1
F2
F3
A B
0 A'B'C'D'1 A'B'C'D2 A'B'CD'3 A'B'CD4 A'BC'D'5 A'BC'D6 A'BCD'7 A'BCD8 AB'C'D'9 AB'C'D10 AB'CD'11 AB'CD12 ABC'D'13 ABC'D14 ABCD'15 ABCD
4:16DECEnable
C D
DECODIFICADORES EN CASCADA
0 A'B'C'D'E'1234567
S2
3:8 DEC
S1 S0
A B
0123S1
2:4 DEC
S0
F
012 A'BC'DE'34567
S2
3:8 DEC
S1 S0
EC D
0 AB'C'D'E'1234567 AB'CDE
3:8 DEC
01234567 ABCDE
EC D
S2 S1 S0 S2
3:8 DEC
S1 S0
Decodificador 5:32• 1x2:4.• 4X3:8.