CAPITULO 3

lmp lementac in de func ionesboo leanas

3.1. OPERADORES LOGICOS

Estos operadores son pequeos circuitos digitales integrados cuyo funcionamiento se adapta a lasoperacines y postulaos del lgebra de Boole. Los operadores o puertas lgicas ms importantesuiu....n

"nlu-Tabla 3.1, junto a su nombre, smbolo ms extendido y ecuacin.

o ,ab la 3 .1 . P r i nc ipa les pue r tas l g i cas

Slmbolo Funcin Ecuacin lgica Tipos comerciales

abc

s Sumadorao (oR) S : a + b + cSe fabrican endos entradas

abc

s Mult ipl icadoraY (AND) S : a ' b ' tSe fabrican en

dos. tres o cuatro entradas

a s InversoraNO (NOT) s : cSe fabrican enuna entrada

a

bc

s Sumadora negadoraNo O NOR) S - - a + b + cSe fabrican en dos, tres,cuatro o cinco entradas

abc

s Multiplicadora negadoraNo Y (NAND) S : l:-F' c

Se fabrican en dos, tres,cuatro, ocho, doce

o trece entradas

s Suma exclusivaOR EXCLUSIVA S : a @ b : a ' b * a ' 6Se fabrican endos entradas

s Suma exclusiva negadaNOR EXCLUSIVA s : z @T- : a b + u. 5 l T*:;','.ffJ

Tabla 3 .1 . Pr inc ipa les puer tas lg icas (cont inuac in)

Smbolo Funcin Ecuacin lgica Tipos comerciales

a s IgualdadBUFFER s : aSe fabrican enuna entrada

ab s Inhibit S : a ' b '

No se fabrica, solamentese emplea en esquemas

ab:

s Imply S : 4 + b + No se fabrica, solamentese emplea en esquemas

64 ELEcrRoNrcA DrcrrAL

Por su parte, en la Tabla 3.2 se exponen diferentes simbologas de representacin de losoperadores lgicos que aparecen en la Tabla 3.1.

Tabla 3.2. Di ferentes s imbologas de puertas lgicas

Funcin Simbologams extendida Smbolos DIN Smbolos IEC

NO

AND

O R

NAND

NOR

OR EXCLUSIVA

NOR EXCLI ]SIVA

I M P L E M E N T A C I O N D E F U N C I O N E S B O O L E A N A S

3.2. CARACTERISTICAS COMERCIALES DE UNA PUERTALOGICA INTEGRADA

65

En los catlogos del fabricante de puertas lgicas se indica un elevado nmero de parmetros ycaractersticas de cada puerta integrada, necesarios para realizar los diseos de crrcuitos prcticos.Seguidamente enunciaremos, de forma resumida, los ms importantes:

. Niveles lgicos de funcionamiento: Son los mrgenes de valores de tensin que ei iabricantepermite o garantiza para cada uno de los dos estados lgicos entre los que puede funcit 'rnarun circuito disital

Nivel 1 : Nivel H (high-alto)Nivel 0 : Nivel L (/olr '-bajo)

. Caracterstica de transferencia (voltage tansfer function): Es una grfrca que relacion latensin de entrada con la de salida en una puerta lgica. La Figura 3.1 nos muestrala caracterstica de una puerta inversora en funcin de la temperatura. En esta grfica hay que

'' destacar los rangos y mrgenes de tensin admisibles en la entrada para los niveles 0 y 1,as como los garantizados en la salida para dichos niveles.

A l i m e n t a c i n V r . : 5 V

1 ,6 2 ,O 2 ,4

l i d aU" Sao R. N . oF -c').Y3E

0'=

9o(o=

v)

(o. Nc

o

(ECE

,4

0,6

Rango permis ib lede entrada para

0 lg ico

Rango permis ib lede entrada para

' l lgico

Figura 3 .1 . Caracter s t ica de t ransferenc ia de un inversor .

. Inmunidad al ruido (noise margins): Se define como el margen de ruido electrnico que escapaz de soportar la puerta sin que se produzcan alteraciones en su funcionamiento. Se mideen voltios.

. Tiempo de propagacin Qtropagation delay): Es el tiempo que transcurre entre el momento deintroducir una informacin en la entrada de una puerta lgica y el instante en que se produce

3

70

6 6 E - E : - F O N r c A D T G I T A L

la respuesta en la salida de sta. La inversa de esta importante caractensricr Jene lafrecuencia mxima de trabajo de la puerta.

. Cargabil idad de salida (fan out)z Es un nmero entero que nos indica la cantidad de entradasde puertas lgicas de la misma familia que se pueden conectar a la salida de una puerta

3.3. FAMILIAS LOGICAS

Es conveniente comenzar por el establecimiento de la diferencia entre dos trminos que suelenproducir confusin: tecnologa de fabricacin y familia lgica.

. Tecnologa de fabricacin: Es la forma de construir un circuito integrado digital desde elpunto de vista de sus principios de funcionamiento o fabricacin. Como ejemplos de diferen-tes tecnologas estn el empleo de transistores bipolares, el hecho de que los transistores delcircuito trabajen entre corte y saturacin, o que el circuito se fabrique sobre una base dezaftro.

. Familia lgica: Es el conjunto de circuitos integrados digitales que, dentro de una mismatecnologa, emplean el mismo tipo de componentes y de circuito base en su estructura.

En el siguiente esquema se expone la clasihcacin general de las tecnologas de fabricacin y desus correspondientes familias lgicas:

recnotoga. u. 0"." LTecnologa bipolar

Tecnologa MOS" { Fami l ia : PMOS, CMOS

Tecnologa BICMOS

Tecnolosa CCD

Tecnologa deMOS

3.4. IMPLEMENTACION DE FUNCIONES LOGICAS

Se denomina implementar una funcion a realizar el circuito digital de puertas kigit'us que cuntplela ecuacin de dicha

.funcin. La implementacin prctica de una funcin requeriria la dispo-nibil idad en almacn de toda la serie de circuitos integrados digitales; dado que esto es imposible,suele ser necesaria la implementacin de una determinada operacin de la funciirn. empleandocombinaciones de puertas lgicas cuyo conjunto realice la operacin deseada.

Es, por tanto, preciso definir las equivalencias entre las puertas ms importantes; stas aparecenen la Tabla 3.3.

( -I r ecno log lalI Tecnologia

f I2L para tecnologas bipolaresapoyo I

LSOS. Implantacin inica para

saturada { Familia: RTL, DTL. TTL, HTLno saturada { Familia: TTL. Schottkey, ECL

Tab la 3 .3 . Equ iva lenc ias en t re puer tas lg icas

Funcin Implementacincon NAND

Implementacincon NOR

IMPLEMENTACION DE FUNCIONES BOOLEANAS 67

3.5. CRONOGRAMAS DE CIRCUITOS LOGICOSLas puertas y c i rcui tos lgicos. en general . reciben seales c l rg i ta lc 's QLrc- \er iun c.r ldenomina cronograma a lu r(prL,.\(nIucirin grf i l 'u. t ' ttt r(,,\p(,(to l ,r,,r, lttt. t l t, l(t\ .\(,t ' iule.\v salidu de un circuilr digitul. Un clemplt) L- grrsr.if i l i i puc-dr. obi--f\urse en la

t iempo. Sede entruda

Figura 3.2.

, ______=1--____Io-------L_J

F igura 3 .2 . Cronograma

En el anterior cronograma, para simplif icar la representacin de las transiciones de 0 a I yde I a 0 (tambin l lamadas.flunco de subida y

.f lunco de hujaclu. respectivamente). stas se represen-

68 ELEcrRoNlcA Drcr rAL

taban como si se produjeran en tiempo cero, aunque enmente citado se expone en la Figura 3.3.

realidad no sea as. El convenio anterior-

Rea l idad

Conven io

Figura 3.3. Convenio de transic iones para cronogramas.

Otra cuestin a tener en cuenta en ciertos casos es el hecho de que habitualmente no se, rprstttan en los cronogramas los tiempos de retardo o de propagacin de las puertas. Este convenio

no ocasiona errores cuando se trabaja en frecuencias bajas y medias, pero puede variar en granmedida el cronograma en frecuencias altas.

3.6. DISEO DE CIRCUITOS DIGITALESEl proceso de diseo de un circuito digital que ha de cumplir una serie de condiciones defuncionamiento es el sieuiente:

l . Obtener la tabla de verdad que representa la funcin lgica a implementar a partir de lascondiciones fisicas de funcionamiento del circuito.Deducir la ecuacin de la funcin que se realizar, partiendo de la tabla de verdad.Simplificar la ecuacin obtenida de la tabla de verdad.Implementar el circuito con puertas lgicas, buscando la obtencin de alguno o variosde los siguientes objetivos:- Implementar con el menor nmero de puertas posibles.- Implementar con un solo tipo de puertas.- Implementar con el menor nmero de pastillas integradas.- Implementar el circuito ms econmico.

3.7. SIMBOLOGIA PARA LA REPRESENTACIONDE PUERTAS INTEGRADAS

En la Figura 3.4 se indica el significado de cada uno de los elementos que componen estas imbo los a .

2.3.4.

I M P L E M E N T A C I O N D E F U N C I O N E S B O O L E A N S

Nmero de pinen la pasti l la

Cada puerta de una mismapast i l la se denomina A, B. C

69

1 01 1121 31 4V,,

Nmero de serie de la pasti l laque define el t ipo de puertay el nmero de puertas en la pasti l la

E N D

Figura 3 .4 . S imbologa de puer tas in tegradas.

7402

P R O B L E M A S R E S U E L T O S

3.1. Implementar los circuitos correspondientes a las si-euientes funcit 'nes lgicas:

a ) S : ( a . b + c . d ) ' lb ) S : ( a ' 6 + r " d l ' ( t t ' h - r )

Solucin:

a) Para implementar el circuito lgico correspondiente a una funcin debe comenzarse su represen-tacin sobre el papel desde el lado derecho, colocando en l la sal ida de la funcin. Seguidamente,observaremos en la funcin la lt ima operacin a real izar. dibujando la puerta lgica que corres-ponda a dicha operacin. Con cada una de las entradas de la puerta dibujada procederemos deigual forma, representando, siempre hacia la izquierda. las nuevas puertas que vayamos incluyen-do. Cuando todas las operaciones de la funcin estn representadas slo restar efectuar laconexin a cada una de las variables o entradas de la funcin, lo que realizaremos representandoen el lado izquierdo una borna por cada una de las entradas, e interconectando estas bornas alas entradas de las puertas lgicas que correspondan.

7A ELECTRONICA D IG ITAL

En nuestro problema las fases de la implementacin estn ref lejadas en la Figura 3.5.

-----T\I l-Y)

----a_Ja)

a

b

c

d

b)

c)

F igu ra 3 .5 . Fases de

El circuito correspondiente arepresentado en la Figura 3.6.

imp lemen tac in de l a f unc in de l P rob lema 3 .1a .

la implementacin de la funcin de este apartado se encuentra

F i g u r a 3 . 6 . l m p l e m e n t a c i n d e l c i r c u i t o d e l P r o b l e m a 3 . 1

I M P L E M E N T A C I O N D E F U N C I O N E S B O O L E A N A S 71

3.2. Realizar la implementacin con puertas lgicas de las funciones quc se exponen seguidamente:

a ) F : ( x ' - r ' * : ) ' ( - Yb ) F : ( u ' - r ' ) ' ( . r + : )

v z )[ ( x + ] ' ) + ( x + - - ) l

Solucin:

a) De la implementacin de la funcin resulta el circuito de la Figu ra 3.7.

F igu ra 3 .7 . lmp lemen tac in de l c i r cu i t o de l P rob lema 3 .2a

b) El resultado de la implementacin de la funcin aparece en la F-igura 3.8

F igu ra 3 .8 . lmp lemen tac in de l c i r cu i t o de l P rob lema 3 .2b .

3.3. Implcmentar los c i rcui tos correspondientes a las s iguientc: funciones lgicas:

( u ' h * a ' h l ' r ' ( t 1 r * a[ (a + h l ' ( + h t ' (h * . ' ) ]

Solucin:

a) Apl icando los procedimientos de problemas anteriores se obtiene el circuito de la Figura

a ) s -b ) s :

3.9 .

72 ELECTRONICA D IG ]TAL

Figura 3.9. lmplementacin del c i rcui to del Problema 3.3a.

b) El resultado de la implementacin es el circuito de la Figura 3.10.

c

Figura 3 .10. lmplementac in de l c i rcu i to de l Prob lema 3.3.

3.4. Analizar el circuito de la Figura 3.1 I para obtener: la ecuacin de la funcin que representa,la tabla de verdad y la implementacin de la funcin simplilicada.

Cuatro Pastillas

F i g u r a 3 . 1 1 . C i r c u i t o d e l P r o b l e m a 3 . 4 .

Solucin: El proceso de obtencin de la ecuacin de una funcin implementada con puertas lgicasconsiste en ir realizando la ecuacin de salida de cada puerta del circuito partiendo desde el extremoizquierdo, donde habitualmente se localizan las entradas, hasta llegar al extremo derecho, donde seencontrarn colocadas las salidas.

En el circuito de nuestro problema, las ecuaciones en los puntos X e Y sern

X : a : n ; Y : f + n

y el valor de la ecuacin de salida ser

f : X +

A continuacin procederemos a realizar Iacorresponde con la Tabla 3.4.

IMPLEMENTACION DE FUNCIONES BOOLEANAS 73

r ' : ( q : 6 ) + \ a + b )

tabla de verdad que representa a la funcin. ) que

Tabla 3.4. Tabla de verdadde l Prob lema 3 .4

s b t.-6 a + b F

0 00 l1 01 l

1II0

001

0

I1I0

Tras el lo, nos dispondremos a simpli f icar la funcin apl icando el lgebra de Boole, con lo que seobtiene

P : 1 a 4 + ( - a + b l : a * 6 + u ' E ; : a + F : a ' b

Por tanto, la implementacin con puertas de la ecuacin simplihcada ser la que aparece en la Fi-gura 3.12.

7400Una pastilla

F i g u r a 3 . 1 2 . R e s u l t a d o d e l P r o b l e m a 3 . 4

3.5. Obtener la ecuacin y tabla de verdad del circuito de la Figura 3.13. Asimismo, se realizarla implementacin con el menor nmero posible de puertas lgicas.

a

b

7 400

C

1400V

Una pastilla

F igu ra 3 .13 . C i r cu i t o de l P rob lema 3 .5 .

1 2 D1 3

7 4 E L E C T R o N I C A D I G I T A L

solucin: Las ccuaciones del circuito en los puntos X, y y z sern

. Y : ( u . h ) . u : Y : ( u . b ) h . . l ' : t r h

La ecuac in de la sa l ida ser, por tanto ,

f : \ r r . : l t , , t , t . t t l . l k t . l n l

En la Tabla 3.5 aparece representrda la tabla de verdad de la funcin anterior.

Tab la 3 .5 . Tab la de ve rdadde l P rob lema 3 .5

a h ( a l ) ' a F

0 00 Il 01 l

II0I

It)II

0II0

Esta tab la de vcrdad nos ind ica que c l c i rcu i to se compor ta comc una puer ta OR EXCI- tJSIVA; esdecir. responde cc)n I curndo sus dos entradis son diferentes y responde ccn 0 cuinc1o sus cles entradasson igua les. La anter ior a f i rmacin se puede comprobar fc i lmente s i rnp l i f icando s implemente lafunc in por la ap l icac in de l lgebra de Boole :

-: ' : l 1 , t ' 1 , ) . r r l . t t " l . l : l t , t . n l . r r J - t i t . U . h f :[ ( r i + F ) u l + [ ( + 6 ) . h f : 1 t , ' ' u t - u ' F + t t . h - t F . , " ' h :

: u F + a ' h : u @ h

El c i rcui to resul tantc de esta l t ima funcin simpl ihcacla est representado en la Figura 3.14.

A

.4 1 r f-----'-a (p-1\ \__L rl ,t lb H l--./ YJ'- 7486

Una pastilla

F igu ra 3 .14 . Resu l t ado de l p rob lema 3 .5 .

3 .6 . Par t iendo de l c i rcu i to de la F igura 3 .15, obtener la ecuac in de la func in impleme ntada,s impl i f icar la e implementar la de nuevo para que tenga e l menor nmero pos ib le dc- pucr taslg i cas .

abC

IMPLEMENTACION DE FUNCIONES BOOLEANAS 7E

,-/ r

7410

Tres Pastillas

F i g u r a 3 . 1 5 . C i r c u i t o d e l P r o b l e m a 3 . 6

Solucin: A la vista del circuito de la Figura 3.15 se puede altrmar que las ecuaciones en los puntos.Y c Y son las s igu ientes:

X : a ' b : Y : r t ' r

Por tanto. la ecuacin de la funcin de sal ida ser

F : t , l i ' 1t ' t ' F

Procecleremos segui

76 ELEcrRoNlcA DlctrAL

Implementando, por lt imo, esta funcin, se obtiene el circuito de la Fisura3.l7.

Tres pastillas

F i g u r a 3 . 1 7 . R e s u l t a d o d e l p r o b l e m a 3 . 6 .

c

b

3.7. Analizar el circuito de latacin simplificada con el

Figura 3.18 obteniendo su ecuacin, tablamenor nmero de puertas lgicas.

b

C

7432

Cinco pastillas

F igu ra 3 .18 . C i r cu i t o de l

Solucin: Las ecuaciones en los puntos X e y sern

/ r

Prob lema 3 .7 .

X : a . 6 . c , y : t a + - b l . c

con lo que la ecuacin de la salida ser

F : X + y : a . 6 . c . + ( u + - b ) . cSi aplicamos seguidamente el teorema de De Morgan, tendremos

F : a . 6 . c + A . 6 . c : a . F . t .

de verdad e implemen-

IMPLEMENTACION DE FUNCIONES BOOLEANAS 77

La Tabla 3.6 representa la tabla de verdad de la funcin, en este caso obtenida de la funcinsimplificada, por ser sta ms sencilla.

Tab la 3 .6 . Tab la de ve rdadde l P rob lema 3 .7

a b c F

0100t')000

0 0 00 0 10 1 00 1 1

0 00 l1 0l l

por lt imo, la implementacin de la funcin simpli f icada con el menor nmero de puertas es la

representacin en la Figura 3.19.

A

, tv"87404

| , ob 3.l- ,

looo 7'"\11I

c #Dos Pastr l las

F i g u r a 3 . 1 9 . R e s u l t a d o d e l P r o b l e m a 3 7 '

3.g. Analizar el circuito de la Figura 3.20, obtener la ecuacin simplihcada de la funcin repre-

sentar1a e implementar el ci icuito con puertas lgicas. Se obtendr, asimismo, su tabla de

verdad.

Solucin: s ssrraciones en los puntos del circuito X e Y son las siguientes

X : \ a @ ) t r @ c ) : ) ' : ( t t + F l + t o + t J

Por tanto. la ecuacin de la funcin en la sal ida ser

78 ELECTRONICA D IG ITAL

A

7404B

7404

2

7400

+ 6 . c

Simpli f icando la ecuacin, obtendremos

p : ( u .F : u ' + . 6 '

+ t t + + f r + , l l+ l(c1 + 6) ' (a + c)f+ \ u - - < r I u ' t + h - ' u

' p - r < - f i ' r * ' t '

+ A ' c + 6 ' u + 6 ' t '

- 6 . c )* b - ' a

Apl icando Karnaugh a la anter ior ecuac in, se obt iene la F igura 3 .21.

0

1

' c

00 01 1 1 1 0

1

o oo i.,

a ' 5

a . b

F igura 3 .21 . Mapa de Karnaugh de l Prob lema 3 .8 .

De donde, por fin. obtenemos la ecuacin de la funcin

l ' ' : t i ' h + t t ' - h l u ' < '

\--\- r- . a-tqxa A-ir^ 3B '-vv iLj- 6 l 7 4 o oL-/--

1 A7402

5 B

P : l (u + b l . ( + , ) lF : l ( u + b ) . ( + ' ) l

h + u ' h l ' \ h ' t ' + h ' t ' )I u ' 6 ' 6 ' c * a " b ' b

r ,f : d ' h ' t ' + u ' h ' ( '

7402Cinco pastillas

F igu ra 3 .2O . C i r cu i t o de l P rob lema 3 .8 .

7432

IMPLEMENTACION DE FUNCIONES BOOLEANAS 79

La ecuacin obtenida precisa de seis puertas lgicas para su implementacin; sin embargo, se puede

conseguir reducir el nmero de puertas si tenemos en cuenta que los dos primeros sumandos repre-

sentan la ecuacin de una puerta OR EXCLUSIVA. De esta forma, la ecuacin se transforma en laque se muest ra a cont inuac in:

F : l @ l r ) + r ' r '

Esta funcin precisa solamente de cuatro puertas para ser implementada. Hay que tener muy en cuenta

este caso para prximos problemas. ya que los ntupas cle Karnaugh no tlan sientpre el menor nntero

,le puertai porlbtrr. La implementacin del circuito que cumple esta funcin se representa en la

Figura 3.22.

d

b

La tabla de

3.9. Obtener las ecuaciones de

F igu ra 9 .22 . C i r cu i t o con e l r esu l t ado de l P rob lema 3 8 '

verdad que ref leja esta funcin es la Tabla 3.7.

Tab la 3 .7 . Tab la de ve rdad de l P rob lema 3 '8

a b c e @ b c ' F

o o o l g I g I0 0 1 1 o I0 1 0 l t l0 l l 1 I1 0 0 1 l 0l 0 1 l 1 0r r o l o I o ,l l l l 0 | o I

circuito de la Figura 3.23 y simpli f icarlas'salida en el

1408a

b

Tres pastillas

F i g u r a 3 . 2 3 . C i r c u i t o d e l P r o b l e m a 3 ' 9 .

1 A

7404

80 ELEcrRoNtcA DlGl rAL

Solucin: Los circuitos digitales poseen, en la prctica, ms de una salida, el circuito de la Fi-gura 3-23 es un ejemplo de ello. Para analizar estos circuitos se obtiene una ecuacin por cada salidaque posea; el proceso es similar al detallado en problemas anteriores (partiendo desde cada entradahacia las salidas).

Las ecuaciones y su simplificacin sern, en este caso

X : a . b + a . b : u b " l

: ( u + 6 ) . ( a + ) : a . a *Y : a . @ . b * a . b ) : a . A . b * a . a . b

3.10. Analizar el circuito de la Figura 3.24 y obtener sus ecuaciones

lmplementar con 7402 v 7404Cuatro pastillas

F igura 3 .24 . C i rcu i to de l p rob lema 3 .10 .

solucin: Las ecuaciones de ambas salidas del circuito son

. Y : ( a + ) + a . b : a . 6 + a . b : a @ nY : 1 - j ) + A . b - a . 6 + a . b : a @ b

3.11. Implementar la funcin del circuito de la Figura 3.25 empleando:

a) Puertas NAND de dos entradasb) Puertas NAND de tres entradas

a . 6 + a . 6 + 6 . 5 : 6: A ' b

lgicas simplificadas.

7408

4 B4 2 A ---=----{-

Cuatro pastillas

F igu ra 3 .25 . C i r cu i t o de l p rob lema 3 .1 1 .

Nt\P\t\$\ENn \t\$N Dt F\Nt\SNtS BSS\t\N\S

por obtener Ia ecuacin de Ia funcin representada por la F gura

tt

Solucn: Comenzaremosesta es

F : (a * a . h l + l (6 + c ) + (c + d ) )simplificando la ecuacin, se obtiene

F - b t * l t | + c ) + ( c( a + aF : a * r ' h - h ' r - + r t

+ d))d

Despus de esto, pasaremos a implementar la funcion con un solo t ipo de puertas. Cuando se deseaimplementar una funcin slo con puertas NAND. el procedimiento consiste en apl icar sucesivas vecesel teorema de De Morgan hasta que todas las sumas se conriertan en producto.

a) En este apartado deberemos implementar la funcin de la Figura 3.25 con puertas NAND de dosentradas. Una forma habitual consiste en negar dos reces toda la ecuacin y apl icar De Morgan,luego

p : o - 6 6 - , . : a . t t . @ . a ) . G . a )Part iendo de esta expresin y teniendo en cuenta la equivalencia entre un inversor y puertasNAND -indicada anteriormente en la Tabla 3.3 podemos dibujar ya el circuito de la Figu-ra 3.26 con puertas NAND de dos entradas.

1 404

sffio

e 9ioToo

7400

1 2 2

t ^I t c D , A| - .------: '1 ?,J

\J-------- v--*

--

- l a ^ E - l ^ . ^+ v - + ! L

I

F igu ra7400

3 .26 . C i r cu i t o con

Tres pastrllas

N A N D d e d o s e n t r a d a s d e l P r o b l e m a 3 . 1 1 .

b) Si simpli f icamos la expresin resultante del Apartado (a). apl icando el teorema de De Morgan yoperando, se obtiene

F : c t . ( a . b ) . ( b . a ) . G . A ) : a . ( a . + 6 ) . ( 5 + , ) . ( - r d t : t u / r 7 + a . 6 ) ' ( 6 . r + 6 . d + r , . t t ( ' . d ) :: a ' 5 ' c * a ' 6 ' d + a ' 6 ' t ' + t t ' F ' t " d : u ' 6 ' c + a ' 6 ' d

Por ltimo, negando de nuevo dos veces la funcin. queda

F : ( o . 6 - , ) A . A : @ . - b . r ' ) ' @ ' 6 ' d )

82 ELECTRONICA D IG ITAL

El circuito con puertasFigura 3 .27.

NAND de tres entradas ser, por tanto, como el que se \e en la

c

d

nivel.

3.12. Implementar la siguiente funcin:

F : a ' b + a '

a) Slo con puertasb) Slo con puertas

Solucin: Aplicando Karnaugh para simplificar

c * a ' 5 ' c ' + a ' F

NOR de dos entradasNAND de dos entradas

la funcin, obtenemos el mapa de la Figura 3.28.

"{ oo0

6 ' c

Figura 3 .28 . Mapa

De donde se obtiene la ecuacin de la funcin

F -

1 01 ' l01

de l Prob lema 3 .12 .

simplificada:

u * 6 ' c

b 4 +

Dos pastillas

F i g u r a 3 . 2 7 . C i r c u i t o c o n N A N D d e t r e s e n t r a d a s d e l P r o b l e m a 3 . 1 1 .

En el anterior circuito hav que destacar que en la puerta NAND, donde se real iza el productof inal de los dos factores. al sobrar una entrada sta ha sido conectada a nivel l .La razn de el loest en que e.r obligatorio que toda.s las entradas de una puertu lgit'a TTL estn ('onectados, )'aque de no esarlo se produc'en errores en su

.funcionamiento. Por tanto, como el nico nivel queno afecta al funcionamiento de una puerta NAND es el l . se conectar la entrada l ibre a dicho

d

F l\__) I , U

ab

c

IMPLEMENTACION DE FUNCIONES BOOLEANAS

a) Aplicando el teorema de Morgan en sentido inverso al segundo sumando, obtenemos

F : a + F t . : r t + ( E - + a )

y negando seguidamente dos veces la funcin. resulta

83

F : 0 - + { + a )

Si implementamos esta funcin, obtenemos el circurto de la Figura 3'29'

F igu ra 3 .2g . lmp lemen tac in con pue r tas NOR de dos en t radas .

b) Negando dos veces la funcin que hemos obtenido del mapa de Karnaugh r .rplrcando el teoremade De Morgan, se obtiene

Implementando este c l rcul to conF isu ra 3 .30 .

:- a ' ( 6 ' , )de dos en t radas . se ob t ien . ' e l c t r cu i t t - t de la

4 8

7400

C 740013??1oo7400

Una Pastilla

F igu ra 3 .30 . lmp lemen tac in con pue r tas NAND de dos en t radas .

3.13. Implementar la siguiente functon:

l

F : a ' l 5 ' c

puertas NAND

5

9b

c1 0

F

a)b)

: - t ' 4

+

Slo conSlo con

( u + t t

puertaspuertas

h ' c : )

N O RNAND

1 1 v' ' 7 4 0 2

Una pastilla

84 ELECTRONICA D IG ITAL

Solucin:

a) Si aplicamos el teorema de De

F : V 4 + 1 a + o . - 6 : V

y negando cada operacin detendremos

Morgan a la anterior expresin, quedar

: ( c * A l + f a + t a + f + ' l l : e + d ) *suma dos veces para implementarla slo con

la -l b -t t')

puertas NOR,

F : ( c + d ) + ( a + 6 + )porque el circuito implementado con puertas NoR es el de la Figura 3.31.

2 A 1

g B, ------r 4b Qt----< I )c--?L--zo 7402

b)

F igu ra 3 .31 . lmp lemen tac in con pue r tas NOR de l P rob lema 3 .13 .

Si a la expresin inicial aplicamos el teorema de De Morgan al segundo sumando, se obtiene

F : c 1 + A + ' l l : c ' d + ( a ' a ' b ' c ) : c ' V * a ' h ' c

y negando la funcin dos veces para transformarla en productos negados, queda

F : l r . r t l + l o - D - : g . a 1 . t o . o . r l : t r l o u - l

El circuito correspondiente a esta funcin es el que aparece en la Figura 3.32.

7400Dos pastillas

F igu ra 3 .32 . lmp lemen tac in con pue r tas NAND de l p rob lema 3 .13 .

131qsz6Tqoz

a 1 q' ' 7402 Tres pastillas

7410

IMPLEMENTACION DE FUNCIONES BOOLEANAS

3.14. Simplifrcar utilizando los mapas de Karnaugh e implementar la siguiente funcin:

F : a . b . e + 5 . d . + 5 ' e * 5 ' d ' e

Solucin: Comenzaremos por simplificar la funcin, empleando para ello el mapa de cinco variables.Se obtiene as el mapa de la Figura 3.33.

85

b ' e a ' e

5 . d

Figura 3 .33. Mapa de c inco var iab les

Por tanto, la funcin

De donde deducimosFigura 3.34.

resultante simplifrcada ser

F : a ' e + 6 '

que el circuito correspondiente

6 ' e

implementacin de esta funcin es el de la

d +

a l a

7408

4 B

C

d

, / \, z \

1 0 1 1 0 1 1 1 1 0 1 1 0 0

\

l 1 ( t 1tr- 1 1 1 )

1 1

I t A

-,3D*'7427

7408Tres Pastillas

F igu ra 3 .34 . lmp lemen tac in co r respond ien te a l P rob lema 3 .14 .

3.15. Si en el circuito de la Figura 3.35 introducimos las seales a, b y c del cronograma de laFigura 3.36, qu se obtendr en la salida si suponemos nulos los tiempos de retardo delas puertas?

86 ELECTRONICA D IG ITAL

74047408

Cuatro pastillas

F igu ra 3 .35 . C i r cu i t o de l P rob lema 3 .15 .

F igu ra 3 .36 . C ronog rama de en t rada de l P rob lema 3 .15 .

Solucin: La ecuacin de la funcin representada es la siguiente:

F : ( a @ ) + ( a . c )

Calculando la tabla de verdad de esta funcin tal y como se expl ic en el Captulo 1, obtendremosla Tabla 3 .3 .

Tab la 3 .8 . Tab la de ve rdad de l P rob lema 3 .15

a b c X : ( a @ b ' ) y : ( a . c ) F

0 0 00 0 10 1 00 l Ir 0 0l 0 rI l 0l l l

00II1I

I00

0I0I0000

a

b

I M P L E M E N T A C I O N D E F U N C I O N E S B O O L E A N A S 87

3.8 a cada una de las entradas, se obtiene el cronograma representado en laSi apl icamos la TablaFigura 3 .37.

F igu ra 3 .37 . C ronog rama de sa l i da de l P rob lema 3 .15 .

3.16. Dado el cronosrama de lacircuito.

Figura 3.38, que corresponde a un circui to lgico. d isear dicho

F igu ra 3 .38 . C ronog rama de l P rob lema 3 .16 .

Solucin: A la vista del cronograma de la Figura 3.38 se puede obtener lcilmente la Tabla 3.9, quecorresponde a la tabla de verdad del circuito.

88 ELEcrRoNtcA DtGtrAL

Tabla 3.9. Tabla de verdadde l Prob lema 3 .16

a b c F

0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 t l

00010III

Obteniendo la ecuacronresulta la Figura 3.39.

de la funcin de la Tabla 3.9 y simplificando por el mtodo de Karnaugh,

A , C

F igu ra 3 .39 . Mapa de l P rob lema 3 .16 .

Del anterior mapa se llega, por fin, a la siguiente ecuacin:

F : a ' h + a ' c ' * b ' c '

Por tanto, el circuito capaz de realizar el cronograma de la Figura 3.38 es el que se muestra en laFigura 3.40.

7 4O8 Dos Pastillas

F i g u r a 3 . 4 0 . C i r c u i t o c o n e l r e s u l t a d o d e l P r o b l e m a 3 . 1 6

i 00 01 1 1 1 0

0

1

l 1I

C q D-

Dos pastillas

I M P L E M E N T A C I O N D E F U N C I O N E S B O O L E A N A S 8 9

3.17. Partiendo del cronograma de la Figura 3.41, disear el circuito lgico que lo cumple.

F

F i g u r a 3 . 4 1 . Cronograma de en t radas /sa l idas de l Prob lema 3 .17 .

Solucin: Observando el diagrama de t iempos podemos sacar fci lmente la Tabla 3.10, que consti-tuye la tabla de verdad del circuito que se debe disear.

Tab la 3 .10 . Tab la de verdadd e l P r o b l e m a 3 . 1 7

a b c

0 0 00 0 10 1 00 l I

001

II1II

0 00 ll 0l l

Si simpli f icamos por el mtodo de Karnaugh, obtenemos el mapa de la F igura 3 .42.

a1 01 10100

0

1

I l-') ' fl .l l t_l 1 l_)'

Figura 3 .42 . Mapa de l Prob lema 3 .17 .

90 ELECTRONICA D IG ITAL

De este mapa se obtiene la ecuacin del circuito

F : u * b

El circuito correspondiente a esta funcin es el de la Figura 3.43, en ella entrada c se puede el iminar ya que el resultado es independiente de sus

que se puede observarvariaciones.

que

a

b

c

3.18. Util izando puertas lgicas desencil lo posible que cumpla la

Una Pastilla

F i g u r a 3 . 4 3 . R e s u l t a d o d e l P r o b l e m a

dos entradas e inversores,Tabla de verdad 3.1 l .

3 . 1 1 .

implementar un circuito lo n-rs

Tab la 3 .11 . Tab la de ve rdadd e l P r o b l e m a 3 . 1 8

a b c d F

0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 1l 0 r 0l 0 l l1 1 0 01 1 0 11 1 1 01 1 1 1

I

I

I

101I0011

00000

-t4zz

Solucin: Apl icando los mapas de Karnaugh para simpli frcar esta funcin, obtenemos la Figura 3.44.

< - b 00 01 11 1 0u

00

01

1 1

1 0

0 -_\-U C'l

K)l C

I M P L E M E N T A C I O N D E F U N C I O N E S B O O L E , A N A S 91

. 5 a . e . d

6 . e

5 ' c ' d

' c ' d

Figura 3 .44 . Mapa de l Prob lema 3 .18 .

Del mapa anterior resulta la siguiente ecuacin simplihcada:

F : u ' 6 + a ' a ' d + a ' c ' d , + 5 ' a ' d + 6 ' c ' d

sacando factor comn A y 5 en los cuatro ltimos sumandos, queda

F : a . 5 + a . ( c : @ d ) + 6 ' ( c @ d )

Tras el lo sacaremos tambin factor comn (c @ d), resultando

F : a . 5 + ( a + 6 ) ' ( c ' @ / )Por lt imo, aplicando De Morgan, tendremos

F : a . 6 * @-j l { r e /r

El circuito resultante es, por tanto. el de la Frgura -1.-1,i.

a Q

b Q

7432

7400A

c Qd o 7486

7408

Cinco pastillas

Figura 3 .45 . Resu l t ado de l P rob lema 3 .18 .

92 ELEcrRoNtcA D lc l rAL

3.19. Implementar la funcin que define la Tabla de verdad 3.12.

Tab la 3 .12 . Tab la de verdadde l Prob lema 3 .19

a h c d F

0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 r 0 l0 1 1 00 1 1 I1 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 l l 01 1 1 1

I0000010001001

00

Solucin:

F : c 7 ' 6 ' ' 7 t + a ' b ' c ' l i + a ' 6 ' c ' t l + a ' b ' e ' d

Util izando los mapas de Karnaugh para simplif icar la funcin, se obtiene la Figura 3.46.

F i g u r a 3 . 4 6 . M a p a d e l P r o b l e m a 3 . 1 9 .

En principio, y a la vista de este mapa, la funcin no puede simpli f icarse. En estos casos se emplea, sies posible, una variante especf ica r lel mapa de Karnaugh para funciones OR exclusiva. Dicho mapase obtiene intercambiando entre s las dos lt imas columnas y las dos lt imas f i las, resultando de estemodo un mapa como el que aparece en la Figura 3.47.

I M P L E M E N T A C I O N D E F U N C I O N E S B O O L E A N A S

a @ b

c @ d

F igu ra 3 .47 . Mapa de Ka rnaugh pa ra OR exc lus i va .

En este mapa las casillas de las columnas y filas centrales poseen la siguiente propiedad simplificativa

A ' b + a ' 5 : a @ b , c ' d + c ' d : ( ' @ d

Asimismo, las casillas de las columnas y filas de los extremos cumplen

a ' F + u . h : A - 6 j ; r = . I + , ' . d : , . @ ,

Si ut i l izamos en nuestro problema el rnapa de OR exclusivo. se obtiene el mapa de la Figura 3.48.

1 o o 0 1 1 0 i 1d

93

00

( a @ b ) ' c ' d

F igu ra 3 .48 . Mapa de OR exc lus i va de l P rob lema 3 .19 .

De tal mapa resulta la siguiente ecuacin:

F : ( a G > ) . c . d + ( @ b . . - AF : c l - . [ t , @ h) . c - r t l@-h . ,= f

d