Inf 4 Flip Flop

7
UNIVERSIDAD CATÓLICA DE SANTA MARÍA FACULTAD DE CIENCIAS E INGENIERÍAS FÍSICAS Y FORMALES PROGRAMA PROFESIONAL DE INGENIERÍA MECÁNICA, MECÁNICA- ELÉCTRICA Y MECATRÓNICA CIRCUITOS ELECTRÓNICOS II INFORME DE PRÁCTICAS Circuitos Secuenciales PRESENTADO POR: ALEXANDER G. PONCE PALOMINO EMILIO DANIEL VILLALBA LOZANO AIGNER VIDAL CANAZA PRADO PATRICK MARIN RODRIGUEZ Grupo 06

description

inf flip flop

Transcript of Inf 4 Flip Flop

Page 1: Inf 4 Flip Flop

UNIVERSIDAD CATÓLICA DE SANTA MARÍAFACULTAD DE CIENCIAS E INGENIERÍAS FÍSICAS Y FORMALES

PROGRAMA PROFESIONAL DE INGENIERÍA MECÁNICA, MECÁNICA-ELÉCTRICA Y MECATRÓNICA

   

CIRCUITOS ELECTRÓNICOS II

INFORME DE PRÁCTICASCircuitos Secuenciales

PRESENTADO POR:

ALEXANDER G. PONCE PALOMINO

EMILIO DANIEL VILLALBA LOZANO

AIGNER VIDAL CANAZA PRADO

PATRICK MARIN RODRIGUEZ

Grupo

06

DOCENTE:CHRISTIAM COLLADO OPORTO

AREQUIPA-PERU

2015

Page 2: Inf 4 Flip Flop

Circuitos Secuenciales

PROCEDIMIENTO

FLIP-FLOP SR1. Construya el circuito de la figura 15 (Entradas R y S, salida Q y su correspondiente

negada), se le recomienda que inicialice con S=0, R=1.

Page 3: Inf 4 Flip Flop

2. A continuación llene la tabla 06 de verdad. Como en todas las prácticas deberá de usar interruptores y leds con sus respectivas resistencias.

S R Q Q '0 1 1 00 0 1 11 0 0 11 1 0 1

3. Qué sucede cuando R=S=1. describa las variaciones de la salida en función de la definición del FLIP-FLOP RS.

En el caso 4 (R=S=1) se mantiene los datos de caso anterior (R=1 y S=0), esto se explica como un almacenamiento de memoria básico ya que recordaría sus datos anteriores.

4. Construya el circuito de la figura 16, inicialice con S=0 y R=1. Coloque CK en 1 y llene la tabla 07. Explique este funcionamiento.

Page 4: Inf 4 Flip Flop

CK S R Q Q '1 0 1 1 01 0 0 1 11 1 0 0 11 1 1 0 1

Explicación Al estar activo el reloj (clock) todo el tiempo los cambios de estados se

comportan como en el circuito de la figura 15, dando a entender que los cambios de estado S y R son tomados en cuenta todo el tiempo del experimento.

5. Coloque CK en 0 y llene la tabla 08. Explique este funcionamiento.

CK S R Q Q '0 0 1 X X0 0 0 X X0 1 0 X X0 1 1 X X

Explicación Al estar inactivo el reloj (clock) todo el tiempo los cambios de estados no se

toman en cuenta y las señales S y R no se detectan por lo cual los resultados Q se tornarían en conflicto o indeterminados.

Page 5: Inf 4 Flip Flop

6. Fijando primero los valores de R y S, active la señal CK provocando un cambio de 0 a 1. Explique qué sucede mediante el llenado de la tabla 09.

S R Q Q ' CK Q∗¿ Q '∗¿0 1 X X de 0 a 1 1 00 0 X X de 0 a 1 1 11 0 X X de 0 a 1 0 11 1 X X de 0 a 1 X X

7. Repita 1.6 para cuando la señal CK provoca un cambio de 1 a 0. Explique que sucede mediante la tabla 10.

S R Q Q ' CK Q∗¿ Q '∗¿0 1 1 0 de 1 a 0 1 00 0 1 1 de 1 a 0 X X1 0 0 1 de 1 a 0 0 11 1 0 1 de 1 a 0 0 1

8. Finalmente explique cuál es la función de la señal CK.

El funcionamiento del reloj (clock) seria de activar o desactivar una señal dada, por ejemplo en el caso de la tabla 9 al cambiar el reloj de 0 a 1 se empieza a recibir los cambios de estado de S y R, mientras que al pasar de 1 a 0 como se muestra en la tabla 10 no se detectan cambios en el estado siguiente con respecto a la entrada anterior

9. Construir el circuito de la figura 17 describir su funcionamiento al realizar mediante el pulsador S1.

S1 Q Q '1(pulsado) 0 1

0(sin pulsar) 1 0

Page 6: Inf 4 Flip Flop

FLIP-FLOP JK 1. Revise la hoja de datos del 7476 y arme el circuito de la figura 18.

2. Coloque las señales PR (P) y CLR (C) a “1”, produciendo luego a través del switch un flanco de bajada (CK pasa de “1” a “0”). Llene la tabla 11.

P C j K Q Q ' CK Q∗¿ Q '∗¿1 1 0 1 1 0 1 a 0 1 01 1 0 0 1 0 1 a 0 0 11 1 1 0 0 1 1 a 0 0 11 1 1 1 0 1 1 a 0 0 1

3. Active la señal PR con “0”. Qué sucede con la salida cuando varían J y K (mantenga CLR en “1”). Llene la tabla 12.

P C j K Q Q ' CK Q∗¿ Q '∗¿0 1 0 1 1 0 1 a 0 1 00 1 0 0 1 0 1 a 0 1 00 1 1 0 1 0 1 a 0 1 00 1 1 1 1 0 1 a 0 1 0

4. Active la señal CLR con “0”. Qué sucede con la salida cuando varían J y K (mantenga PR en “1”). Llene la tabla 13.

P C j K Q Q ' CK Q∗¿ Q '∗¿1 0 0 1 0 1 1 a 0 0 11 0 0 0 0 1 1 a 0 0 11 0 1 0 0 1 1 a 0 0 11 0 1 1 0 1 1 a 0 0 1

5. Active las señales CLR y PR con “0”. Qué sucede con la salida cuando varían J y K. Llene la tabla 14.

P C j K Q Q ' CK Q∗¿ Q '∗¿0 0 0 1 1 0 1 a 0 1 00 0 0 0 1 0 1 a 0 1 00 0 1 0 1 0 1 a 0 1 00 0 1 1 1 0 1 a 0 1 0

FLIP-FLOP D

1. Revise la hoja de datos del 7474 y arme el circuito de la figura 19.

Page 7: Inf 4 Flip Flop

2. Coloque las señales CLR y PR a “1”, produciendo a través del switch un flanco de subida (CK pasa de “0” a “1”). Desarrollar la tabla 10.

P C D Q Q ' CK Q∗¿ Q '∗¿1 1 0 0 a 11 1 1 0 a 1

3. Cumplen el CLR y el PR la misma función que en el análisis con el JK? (Anexe una tabla en su informe final)

CONCLUSIONES, OBSERVACIONES Y RECOMENDACIONES Emita al menos tres conclusiones en torno al trabajo realizado

Los circuitos secuenciales (Flip-Flop) nos sirven para almacenar los estados anteriores de una secuencia de datos ya que estos son afectados por su estado anterior para la respuesta siguiente, por ejemplo lo que a un inicio de la secuencia de entradas podría dar un 0 o un 1 luego de un ciclo de datos puede variar

El uso de un reloj o Clock para un circuito flip-flop sirve para priorizar una señal tanto R o S dependiendo de la coordinación con el reloj

Si las señales de R y S poseen un flanco al mismo tiempo llevaría a un conflicto en el cual no se podrá asegurar lo que saldrá

La diferencia en tre un Flip-Flop SR y un JK es básicamente la eliminación de la respuesta en incertidumbre que posee el flip-flop SR y remplazarlo con la negación de la entrada