INFORME FINAL: CONTADORES

CIRCUITO 1, 2 Y 3

En este esquema se abarca los circuitos 1, 2 y 3. En la entrada SELECCIONAR MOD se cambia el número de MOD que queremos, si queremos MOD16 se debe poner a 0 la entrada A=B en la parte inferior.

La salida de frecuencia dividida es la salida Q del flip flop más significativo. En este caso se usó una entrada de 40Hz. En la foto se muestra como el frecuencímetro marca 4Hz, esto ya que es un divisor de frecuencia configurado en MOD10.

SALIDAS DE CIRCUITO 1

“contador asíncrono MOD 16”, Q0 (amarillo) a Q3 (verde):

SALIDAS DE CIRCUITO 2

“contador asíncrono MOD 13 UP”

“contador asíncrono MOD 10 UP”

“contador asíncrono MOD 7 UP”

SALIDAS DE CIRCUITO 3

Se evalúa la señal de salida (del último flip flop) con la señal de reloj de entrada:

“divisor de frecuencia entre 15” (señal de reloj inicial azul)

Se puede observar como 15 periodos de reloj caben en un solo periodo de la señal de salida.

“divisor de frecuencia entre 12”

“divisor de frecuencia entre 10”

CIRCUITO 4

1010 es parte de la cuenta de este contador síncrono.

Del circuito se deducen las entradas de control del contador:

JA = /D./B + DxorC

KA = BxnorC +D

JB = /D./A + /C./A

KB = D./A + C./A

JC = A + BxnorD

KC = B + C./A

JD = /C./A + /B

KD = /C + /B

Tabla de estados:

Las entradas de control se rellenan según el estado presente y su ecuación JK mencionadas anteriormente.

Usando la tabla de verdad del flip-flop JK podemos determinar la tabla de estados siguientes:

J K Qn+10 0 Q0 1 01 0 11 1 /Q

ESTADO PRESENTE “Q”

ENTRADAS DE CONTROL DE LOS 4 FF’s ESTADO SIGUIENTE “Qn+1”

D C B A JD KD JC KC JB KB JA KA D C B A0 0 0 0 1 1 1 0 1 0 1 1 1 1 1 10 0 0 1 1 1 1 0 0 0 1 1 1 1 0 00 0 1 0 1 1 0 1 1 0 0 0 1 0 1 00 0 1 1 0 1 1 1 0 0 0 0 0 1 1 10 1 0 0 1 1 1 1 1 1 1 0 1 0 1 10 1 0 1 1 1 1 0 0 0 1 0 1 1 0 10 1 1 0 0 0 0 1 1 1 1 1 0 0 0 10 1 1 1 0 0 1 1 0 0 1 1 0 0 1 01 0 0 0 1 1 0 0 1 1 1 1 0 0 1 11 0 0 1 1 1 1 0 0 0 1 1 0 1 0 01 0 1 0 1 1 1 1 1 1 1 1 0 1 0 11 0 1 1 0 1 1 1 0 0 1 1 0 1 1 01 1 0 0 1 1 0 1 0 1 0 1 0 0 0 01 1 0 1 1 1 1 0 0 0 0 1 0 1 0 01 1 1 0 0 0 1 1 0 1 0 1 1 0 0 01 1 1 1 0 0 1 1 0 0 0 1 1 0 0 0

Análisis del funcionamiento de este contador:

Diagrama de transición de estados

Como en este esquema, el conteo inicia de 0, luego va a 15, 10, 5, 13, 4, 11, 6, 1, 12 y retorna a cero.

Los estados 2 y 9 son errores de conteo, pero van dirigidos hacia 10 y 4 respectivamente, los cuales

pertenecen a la cuenta normal. Por esto se llama a estos contadores autocorregidos.

Los estados que en la tabla se muestran de rojo son casos que nunca se pueden dar en este contador.

Diagrama de tiempos:

CIRCUITO 6

1100 es parte de la cuenta de este contador síncrono.

Del circuito se deducen las entradas de control del contador:

JA = D./B KA = /C.B +/D./B

JB = /C.A + D.C./A KB = C +/A

JC = /A KC = /D

JD = B + /A KD = C + B + A

Usando la tabla de verdad del flip-flop JK podemos determinar la tabla de estados siguientes:

J K Qn+10 0 Q0 1 01 0 11 1 /Q

Tabla de estados:

ESTADO PRESENTE “Q”

ENTRADAS DE CONTROL DE LOS 4 FF’s ESTADO SIGUIENTE

“Qn+1”D C B A JD KD JC KC JB KB JA KA D C B A0 0 0 0 1 0 1 1 0 1 0 1 1 1 0 00 0 0 1 0 1 0 1 1 0 0 1 0 0 1 00 0 1 0 1 1 1 1 0 1 0 1 1 1 0 00 0 1 1 1 1 0 1 1 0 0 1 1 0 1 00 1 0 0 1 1 1 1 0 1 0 1 1 0 0 00 1 0 1 0 1 0 1 0 1 0 1 0 0 0 00 1 1 0 1 1 1 1 0 1 0 0 1 0 0 00 1 1 1 1 1 0 1 0 1 0 0 1 0 0 11 0 0 0 1 0 1 0 0 1 1 0 1 1 0 11 0 0 1 0 1 0 0 1 0 1 0 0 0 1 11 0 1 0 1 1 1 0 0 1 0 1 0 1 0 01 0 1 1 1 1 0 0 1 0 0 1 0 0 1 01 1 0 0 1 1 1 0 1 1 1 0 0 1 1 11 1 0 1 0 1 0 0 0 1 1 0 0 1 0 11 1 1 0 1 1 1 0 1 1 0 0 0 1 0 01 1 1 1 1 1 0 0 0 1 0 0 0 1 0 1

Análisis del funcionamiento de este contador:

Diagrama de transición de estados

Como en este esquema, el conteo inicia de 0, luego va a 12,7,9,3,10,4,8,13,5 y retorna a cero.

Los estados 2,14,6,15 son errores de conteo, pero van dirigidos hacia 10,4,8,5 respectivamente, los cuales pertenecen a la cuenta normal. Por esto se llama a estos contadores autocorregidos.

Los estados que en la tabla se muestran de rojo son casos que nunca se pueden dar en este contador.

Diagrama de tiempos:

Conclusiones:

Los contadores síncronos de los circuitos 4 y 6 no usan ninguna entrada asíncrona de los FF’s (clear y preset), por tanto la señal es uniforme con respecto a la de reloj.

Se puede diseñar cualquier contador síncrono, sea ascendente, descendente incluso una cuenta en desorden con este método.

Diseñar un contador síncrono conlleva más compuertas e integrados que un contador asíncrono.