Introducción a Los PLD

8/19/2019 Introducción a Los PLD

1/18

Universidad tecnologica de jalisco Mecatronica 4º A


2/18

P á g i n a | 1

Índice

Pag…………………………………………………………………… Portada Pag1………………………………………………………………….. Índice Pag2………………………………………………………………….. Definición Pag5………………………………………………………………….. Historia Pag9………………………………………………………………… Clasificación Pag14………………………………………………………………… FPGA,s Pag4………………………………………….. Ar!itect!ra interna de P"D#s Pag1$………………………… "eng!a%es de &rogra'ación &ara los P"D#s Pag1(……………………………………………………………….. A&licaciones Pag19………………………………………………………………… Concl!sion Pag21………………………………………………………………… )i*liograf+a


3/18

P á g i n a | 2

-! es !na P"D/

Las iniciales PLD vienen del inglés Programmable Logic Device, que traducido a nuestro idioma

significa Dis&ositi0o "ógico Progra'a*le y son circuitos integrados que ofrecen a los diseñadoresen un solo chip, un arreglo de compuertas lógicas y flip-flop’s, que pueden ser programados por el

usuario para implementar funciones lógicas y as!, una manera m"s sencilla de reempla#ar varios

circuitos integrados est"ndares o de funciones fi$as%

Las venta$as que trae con respecto a los circuitos integrados de funciones fi$as &series '()) y (*))+

son variadas, entre ellas las que considero m"s importantes son

• Los PLD’s representan menor costo para los fabricantes%

• Pueden reempla#ar funciones de otros dispositivos lógicos%

• educción de espacio en las tar$etas de circuito impreso%

• .implificación del alambrado entre unos chips y otros%

• Disminución en los requerimientos de potencia & por consiguiente menor consumo de energ!a +

•

eali#ación de aplicaciones especiales no encontradas en circuitos integrados de funcionesfi$as%

• Puede refle$arse menor costo para el usuario al ver las venta$as de tener menor cantidad de

circuitos integrados por consiguiente, procesos de ensamblado m"s r"pidos, menor

probabilidad de que puedan ocurrir fallas, as! como menores procedimientos en la detección de

fallas cuando estas se presenten%

/n PLD t!pico est" compuesto de arreglos de compuertas lógicas, uno de ellos a base de compuertas

01D al que se le denomina Plano AD y el otro de compuertas 2, denominado Plano 3 estospueden ser programables y dependiendo del plano o los planos que lo sean, ser" la clasificación que

reciba el PLD%

Las variables de entrada &que vienen de las terminales e3ternas del dispositivo+ tienen intercone3iones

hacia uno de los planos, a través de compuertas con salidas complementarias &es decir con una salida

inversora y una no-inversora + y salidas de los planos, conectadas a las terminales e3ternas del

dispositivo, por elementos lógicos como pueden ser inversores, compuertas 2 y flip-flop’s adem"s,

en algunos casos e3iste retroalimentación de las salidas hacia uno de los planos, para tomarlas como

entradas nuevamente &aplicación utili#ada frecuentemente en el caso de lógica secuencial+%


4/18

P á g i n a | 3

La programación se lleva a cabo por medio de cone3iones fusibles de tal forma que en una

compuerta 2, una entrada con cone3ión fusible 45undida o 6uemada7 &fusible abierto+ funcione

como un cero lógico y una cone3ión intacta como el valor de la&s+ variable&s+ de entrada%


5/18

P á g i n a | 4

/na PLD es una combinación de un dispositivo lógico y una memoria% La memoria se utili#a para

almacenar el patrón el que se le ha dado al chip durante la programación% La mayor!a de los métodos

para almacenar datos en un circuito integrado han sido adaptados para el uso en PLDs% 8ntre estos

se incluyen

http://es.wikipedia.org/wiki/Memoria_(inform%C3%A1tica)http://es.wikipedia.org/wiki/Circuito_integradohttp://es.wikipedia.org/wiki/Circuito_integradohttp://es.wikipedia.org/wiki/Memoria_(inform%C3%A1tica)


6/18

P á g i n a | 5

Anti f!si*les de silicio.Los anti fusibles de silicio son elementos de almacenamiento utili#ados en las P0L, el primer

tipo de PLD% 8stos anti fusibles se encargan de formar cone3iones mediante la aplicación de

volta$e en un "rea modificada del chip% .e le llama anti fusibles porque funcionan de manera

opuesta a los fusiles normales, los cuales permiten la cone3ión hasta que se rompen por

e3ceso de corriente eléctrica%

3As.Las .09, o 09 est"ticas, son un tipo vol"til de memoria, lo que quiere decir que su

contenido se pierde cada ve# que se desconectan% Las PLD’s basadas en .09 tienen que ser

programadas cada ve# que el circuito se enciende% :eneralmente esto lo hace otra parte del

circuito%

Cl!las 6P3 o 66P3./na célula 8P29 es un transistor 92. &metal-ó3ido-semiconductor + que puede activarse

atrapando una carga eléctrica permanentemente en su puerta, cosa que reali#a unprogramador P0L% La carga permanece durante algunos años sólo puede ser eliminada

e3poniendo al chip a una lu# ultravioleta fuerte en un dispositivo llamado borrador 8P29%

e'oria flas7.Las memorias flash son no vol"tiles, por lo que retienen sus contenidos incluso cuando se les

corta la alimentación% Puede ser borrada y reprogramadas tanto como sea necesario, lo que las

hace ;tiles para las memorias PLD%

Historia

Los Dispositivos Lógicos Programables &PLD’s+ fueron introducidos a mediados de los '*s% La idea

era construir circuitos lógicos combi nacional que fueran programables% 0l contrario del micro

controlador, que pueden correr un programa y poseen un hard


7/18

P á g i n a | 6

@odos estos chips &P0L, PL0, registered PLD,

:0LAP0L=8+ son conocidos en con$unto como .PLDs

&.imple PLDs+% La :0LAP0L=8 es la ;nica que aun se

fabrica en chips independientes%

Luego de esto se fabricaron chips con muchas :0L ensu interior utili#ando una arquitectura mucho m"s

sofisticada, me$or tecnolog!a y muchas otras

caracter!sticas adicionales como soporte para B@0:%

8stas estructuras son conocidas como =PLD &=omple3

PLD+% Los =PLD son bastante populares por su alta

densidad de puertas, alto performance y ba$o costo%

5inalmente a mediados de los >*s fueron introducidas

las 5P:0, las cuales difieren de los =PLD en su

arquitectura, tecnolog!a y costos% 8stos dispositivos fueron creados principalmente para laimplementación de circuitos de alto rendimiento%

@odos los PLDs son no vol"tiles% Pueden ser 2@P &one time programmable+ en cuyo caso son

utili#ados fusibles o anti fusibles o pueden ser re programables, con 88P29 o memoria 5L0.C% Las

5P:0s por otro lado son la mayor!a vol"tiles puesto que utili#an .09 para almacenar las

cone3iones en estos casos generalmente se utili#a un 29 e3terna para almacenar la configuración

inicial al momento del encendido%

=ronograma

194( .e inventa el transistor de contacto puntual en los Laboratorios ell @elephone en 8stados/nidos, resultado de una investigación sobre semiconductores llevada a cabopor Ealter rattain,Bohn ardeen y Eilliam .hoc?ley, quienes recibir!an el premio 1obel por su enorme contribuciónen FGHI%

1951 .e logra un transistor con una estructura como la que se conoce actualmente% 1958 Bohn Eallmar? de =0 patenta el 58@ & 5ield 8ffect @ransistor +% 1959 .e concibe el primer =ircuito Jntegrado Digital en la compañ!a @e3as Jnstruments y es Bac?

Kilby quién desarrolla un 5lip-5lop sobre una base de substrato de :ermanio y conten!a solo cuatrotransistores%

19$1 .e presenta la primera familia de =ircuitos Jntegrados Digitales comerciales,denominada%@%L% & esistor - @ransistor - Logic + y que fue introducida por 5airchild .emiconductor ba$o la serie G**, est" familia operaba a %M Noltios, poco tiempo después nace otra familiadenominada D%@%L% & Diode - @ransistor - Logic +%

19$2 0parece la familia @%@%L% & @ransistor - @ransistor - Logic +, con caracter!sticas como el de ser m"s r"pida que sus predecesoras, los primeros traba$os hechos en @@L los reali#ó Bames uie dePacific .emiconductor & hoy subsidiaria de @E +% 8n ese mismo año .teven Cofstein y 5rederic?Ceiman de =0, desarrollan el 92.58@ y a finales del mismo, fabrican el primer =ircuito Jntegrado92. & 9etal - 23ide - .ilicon + que conten!a FI transistores sobre una pastilla de silicio de *%*Imm por lado%

19$ La compañ!a =0 produc!a un =ircuito Jntegrado con cientos de 92.58@O. en un "rea muy

reducida, al mismo tiempo nac!an familias como la 92. de canal 1 y de canal P, 192. y P92.respectivamente y as! como la =92. & =omplementary 92. +% La =92. se impuso con el tiempoba$o la serie (*)) lan#ada por =0% poco tiempo después la '(=)) de 1ational .emiconductor% 0 mediados de los I*Os surge el primer PLD, una matri# de diodos configurables y fusiblesdesarrollado por Carris .emiconductor & conocida en ese tiempo como adiation, Jnc% +%

19$8 5airchild lan#a al mercado una 29 de I( bits con tecnolog!a 92.%

http://www.olimex.cl/advanced_search_result.php?keywords=fpga&search_in_description=1http://www.olimex.cl/advanced_search_result.php?keywords=fpga&search_in_description=1http://www.olimex.cl/advanced_search_result.php?keywords=fpga&search_in_description=1http://www.olimex.cl/advanced_search_result.php?keywords=fpga&search_in_description=1


8/18

P á g i n a | 7

19$9 1ace el primer PL0, desarrollado por J9 y descrito como 209 & ead Q 2nly 0ssociative -9emory +%

198: La compañ!a Carris crea la P29, que combinaba la tecnolog!a de fusibles de nicromo conuna simplificación en la estructura de la 29% 8n este mismo año @e3as Jnstruments fabrica el @9.M** y era un =ircuito Jntegrado de m"scara programable basado en el 209 de J9, este

mane$aba diecisiete entradas y ocho salidas, conten!a ocho 5lip - 5lops BK como elementos dememoria% 1981 =ollins adio ofrece otro PL0 de m"scara programable denominado == H*IA', similar al

@9. M**% Jntel hace una innovación tecnológica al introducir la 8P29 borrable con rayos /N%:eneral 8lectric abre una puerta m"s con una nueva tecnolog!a P29, desarrollada por David:reer, donde la estructura consist!a de un Plano-2r y señales que van hacia un Plano-0ndpermitiendo el uso de lógica de multinivel sin desperdicio de pines JA2% 0l mismo tiempo :eneral8lectric hace e3perimentos con PLDOs de tecnolog!a 92., usando las caracter!sticas de los PL0 ycon la tecnolog!a de borrado con rayos /N% 8n $unio Jntel ofrece al mercado el primer microprocesador 92. &el (**(, de ( bits+ que conten!a M** transistores%

1982 92.@8K =orporation lan#a la primera 9emoria de 0lta Densidad &una 09 din"mica de

F*M( bits e Jntel ofrece los primeros microprocesadores de > bits & el >**> y el >*>* +% 198 1ational .emiconductor crea su propio PL0 de m"scara programable similar al @9. M** pero

con catorce entradas y ocho salidas sin elementos de memoria% 8l mérito a este dispositivoconsistió en su menor comple$idad en el diseño, mostrando as! un avance en la nueva tecnolog!a%8ste dispositivo fue conocido como D9'H'HAD9>H'H%

1984 9onolithic 9emories fabrica un dispositivo denominado P0L0 & Programable 0ssociative Logic 0rray + ba$o el n;mero de parte 99@ H'I*AI'I* implementaba multiniveles y circuitos secuencialesde m"s de F** compuertas e incorporó ba$o acuerdo de :eneral 8lectric innovaciones en eldispositivo de m"scara programable%

1985 Jntersil anuncia el J9HM** un 5PL0 poco después, .ignetics hace lo mismo con el >M.F**que logró encabe#ar la carrera de los PLDOs durante un tiempo%

198( 8n el verano de este año nace el dispositivo P0L, como un proyecto de 99J encabe#ado por Bohn ir?ner, en el que se pretend!an satisfacer varias necesidades del mercado, entre ellas las dereempla#ar la lógica est"ndar, me$orar los tamaños y la velocidad de los ya e3istentes ba$o estaidea los P0L invaden el mercado% 8l P0L que conocemos actualmente se basa en un diseño de C%@%=hua% 99J ofrece soporte para el mane$o de los nuevos dispositivos en el 4P0L Candboo? 4 escritopor Bohn ir?ner y que en el mismo se acompañaba de un programa hecho en 5ortran para ayudar a programar los dispositivos%

19(: .e propone y presenta el primer formato B8D8= para los PLDOs% 19(1 .ignetics registra 5PL0Os con aplicaciones para m"quinas de estados% 19(2 8n el verano de este año ill Eiley .mith de .ignetics crea una muestra de lo que ser!a el

soporte para la programación de PLDOs, llamado 88 &oolean 8quation 8ntry+ cuyascaracter!sticas eran las 8cuaciones ooleanas, notación de estados, tablas de verdad,minimi#ación lógica en forma autom"tica as! como la simulación de los diseños% 8n diciembre deeste año se anuncia el proyecto 08L & 0dvanced oolean 83pression Language + para un n;merolimitado de PLD’s de diferentes manufacturas y que fue un .oft


9/18

P á g i n a | 8

ba$o otro nombre, en seguida Lattice crea el :0L GNF> conocido hoy como Lattice I**F%Jnternational =92. @echnology &J%=%@%+ desarrolla un dispositivo llamado P88L &Programable8lectrically 8rasable Logic+ con tecnolog!a de Lattice y fue llevado a primera producción en FG>I%

19(4 .e anuncia un nuevo concepto en cuanto a la tecnolog!a de los PLDOs y es encabe#ado por )ilini3 =orporation, el dispositivo desarrollado es el L=0 &Logic =ell 0rray+ compuesto de pequeñasceldas lógicas, similares a la arquitectura de una P29, donde cada celda es capa# de crear cuatro o cinco funciones de entrada y dos de salida% Poco después 83el 9icroelectronicOs crece el)L'>=>** 8rasic, este dispositivo creado ba$o arreglo de multiniveles de lógica y tardo a;n m"s eldiseño del .oft


10/18

P á g i n a | 9

aunque por mucho que nos esforcemos en obtener una lista m"s o menos reciente, siempre habr"n

algunos modelos que no se muestren aqu!%

La clasificación se hace en tres grupos

3 9as? ead-2nly 9emory & 9emoria de 9"scara Programable de .olo Lectura +, Dispositivoprogramado solamente por el fabricante y como se muestra en el esquema anterior este sesubdivide en tres partes que son

P3 Programmable ead-2nly 9emory &9emoria Programable de .olo Lectura+, Dispositivoprogramado por el usuario y no borrable o reprogramable%

6P3 8rasable Programmable ead-2nly 9emory &9emoria Programable y orrable de.olo Lectura+ este tipo de 9emorias se borran 9ediante Lu# ultravioleta con la venta$a de quepuede ser programada por el usuario%

66P3 8lectrically 8rasable Programmable ead-2nly 9emory &9emoria Programable yorrable 8léctricamente de .olo Lectura+ al igual que la anterior est" puede ser programadapor el usuario%


11/18

P á g i n a | 10

P"A Programmable Logic 0rray &0rreglo Lógico Programable+, este tipo de dispositivos resuelve elproblema de las P29 debido a que, tiene tanto el plano 01D como el 2 programables% Deforma que solo se seleccionan los productos de términos necesarios para las diferentesaplicaciones esto hace mucho m"s eficiente la matri# programable y al dispositivo m"s vers"til%


12/18

P á g i n a | 11

PA" Programmable 0rray Logic &Lógica en un 0rreglo Programable +, la arquitectura de éste PLDest" compuesta por un Plano 01D programable y el Plano 2 fi$o% +% 8l circuito interno de un P0Lconsiste en una matri# de cone3iones, una matri# de compuertas 01D y un arreglo de compuertas2% /na matri# de cone3iones es una red de conductores distribuidos en filas y columnas con unfusible en cada punto de intersección, mediante la cual se selección cuales entradas del dispositivoser"n conectadas al arreglo 01D cuyas salidas son conectadas al arreglo 2 y de esta maneraobtener una función lógica en forma de suma de productos%8ste PLD puede incluir una serie de componentes a la salida del plano 2, como pueden serJnversores y 5lip-5lops, que permitir"n hacer del dispositivo, un PLD vers"til%


13/18

P á g i n a | 12

GA" de :eneric 0rray Logic &Lógica en 0rreglo :enérico+, combina las caracter!sticas de un

P0L pero adem"s, agrega tecnolog!a especial para ser borrado y programado eléctricamente%8ste dispositivo que es el que nos ocupa, ser" descrito y anali#ado detalladamente en lasp"ginas subsecuentes% 8sta estructura permite implementar cualquier función lógica en formade suma de productos con un n;mero de términos definidos% 8n los PLDSs no reprogramableslas s!ntesis de las ecuaciones lógicas se reali#a mediante la quema de fusibles en cada puntode intersección de los pines de entradas con las compuertas% 8n un :0L los fusibles sereempla#an por una celda =92. eléctricamente borrable &88=92.+, y medianteprogramación se activa o desactiva cada celda 88=92.% /na celda activada conecta sucorrespondiente intersección de fila y columna, y una celda desactivada desconecta dichaintersección% =on esta estructura se puede aplicar cualquier combinación de variables deentrada, o sus complementos, a una compuerta 01D para generar cualquier operación

producto que se desee%


14/18

P á g i n a | 13

-! es !n FPGA/8n el nivel m"s alto, los 5P:0s son chips de silicio reprogramables% 0l utili#ar bloques de lógica pre-

construidos y recursos para ruteo programables, usted puede

configurar estos chips para implementar funcionalidadespersonali#adas en hard


15/18

P á g i n a | 14

Diferencia entre las ar!itect!ras de los P"D#s

"eng!a%e de &rogra'ación

8stos dispositivos al igual que las computadoras permiten que se traba$e programando en alto nivel,

luego valernos de un compilador que tradu#ca todas nuestras instrucciones en lengua$e m"quina que

pueda entender el dispositivo% 83isten varios lengua$es, entre ellos =/PL &utili#ado por Ein=/PL,

Protel+, P0L0.9 &.iglas de assembler para P0L+ y 08L% 1os vamos a centrar en el lengua$e utili#ado

por 09D que es el P0L0.9 ya disponemos de los medios para utili#arlo% 8n general vamos a

disponer de un archivo de código fuente de tipo %PD. que es el que podemos escribir en el editor del

P0L0.9 y luego compilar para poder obtener el lengua$e tipo código m"quina que en este caso es el

diagrama de fusibles, este archivo contiene información de las cone3iones que deben abrirse para que

el dispositivo realice la función deseada, el mismo es de tipo %B8D y ese archivo debe ser entregado al

grabador de :0L para la programación del mismo, notemos que independientemente de con que

programa se realice el código fuente &P0L0.9 o Ein=/PL+ el archivo %B8D que le entregamos al

programador debe ser idéntico%


16/18

P á g i n a | 15

AP";CAC;6

/n e$emplo de un PLD sencillo se muestra a continuación

.e tienen dos variables de entrada, etiquetadas como 0 y , en donde cada una se conecta a doscompuertas, a un inversor y a un no-inversor, las salidas de dichas compuertas van directamenteconectadas al Plano 01D y las salidas de las compuertas del Plano 01D, van conectadas a lasentradas de las del Plano 2 y las salidas de este plano, hacia las terminales e3ternas del dispositivo%


17/18

P á g i n a | 16

Demostración

CC"


18/18

P á g i n a | 17

8l uso de dispositivos PLD proporciona una reducción en el n;mero de circuitos integrados% Por

e$emplo, en los sistemas de memoria de las computadoras, los PLD pueden utili#arse para decodificar

direcciones de memoria y generar señales de escritura en memoria% 8n muchas aplicaciones, los PLD

y, en concreto, las matrices lógicas programables &P0L, Programmable 0rray Logic+ y las matrices

lógicas genéricas &:0L, :eneric 0rray Logic+ pueden emplearse para reempla#ar dispositivos lógicos

..J y 9.J, consiguiendo con ello una reducción de etapas y de los costos%

• 8l diseño con PLD’s señala las siguientes venta$as en relación a la lógica cableada

8conom!a% 9enos espacio en los impresos% .e mantiene la reserva del diseño% .e requiere

tener menos inventarios que con circuitos est"ndar ..J, 9.J% 9enos alambrado% @ipos de PLD’s

F% PLD’s combinatorios%o =onstituidos por arreglos de compuertas 01D Q 2% 8l usuario define las

intercone3iones y en esto consiste la programación%M% PLD’s secuenciales%

o 0dem"s de los arreglos de compuertas, incluyen flip Q flops para programar

funciones secuenciales como contadores y m"quinas de estado%

8l dispositivos programable m"s simple es el P0L &Programable 0rray Logic+ /na matri# genérica

programable, :0L &generic array logic+, es una forma b"sica de un PLD con una matri# 01D

reprogramable, una matri# 2 fi$a y una lógica de salida programable mediante una macro celda% /n

=PLD &=omple3 Programmable Logic Device+ e3tiende el concepto de un PLD a un mayor nivel de

integración ya que permite implementar sistemas con un me$or desempeño porque utili#an menor

espacio, me$oran la confiabilidad en el circuito, y reducen costos%

)i*liograf+a.

PD5Ss

4=ircuitos microelectrónicps7% .edra - .mith% 8d% 23ford%%

4Diseño Digital7% 9% 9orris 9ano% 8d% Prentice Call% ra edición%

4Diseño de .istemas Digitales7% Bohn Nyemura% 8d% @homson%

4Diseño Lógico7% 0ntonio ui#, 0lberto 8spinosa% 8d% 9c:ra

Introducción a Los PLD

Documents

Transcript of Introducción a Los PLD