Lab6 _prog VHDL-I

14
UNIVERSIDAD NACIONAL DE INGENIERÍA Subtitle FACULTAD DE INGENIERÍA MECÁNICA ANÁLISIS Y DISEÑO DE CIRCUITOS DIGITALES (MT-127) Autor: TEMA: “VHDL – PROGRAMACIÓN BÁSICA PARTE I” Ing. Daniel Leonardo Barrera Esparta Lima, 22 de Abril del 2014

description

vdl

Transcript of Lab6 _prog VHDL-I

UNIVERSIDAD NACIONAL DE INGENIERÍA

Subtitle

FACULTAD DE INGENIERÍA MECÁNICA

ANÁLISIS Y DISEÑO DE CIRCUITOS DIGITALES (MT-127)

Autor:

TEMA:

“VHDL – PROGRAMACIÓN BÁSICA PARTE I”

Ing. Daniel Leonardo Barrera Esparta

Lima, 22 de Abril del 2014

AGENDA

I.- OBJETIVOS.

II.- INTRODUCCIÓN.

III.- PASOS PARA IMPLEMENTACIÓN

I.- OBJETIVOS.

� Revisar la implementación de un programa en Xilinx.

II.- INTRODUCCIÓN.

FPGA Xilinx

Módulos de

Entrada/Salida

II.- INTRODUCCIÓN.

III.- PASOS PARA IMPLEMENTACIÓN.

� Ejecutamos el Xilinx ISE Design Suite 12.4 y creamos un nuevo proyecto

File > New Project

III.- PASOS PARA IMPLEMENTACIÓN.

HDL: Se utiliza cuando el nivel máximo del

lenguaje es un archivo VHDL, Verilog, o ABEL

(para CPLDs).

Schematic: Se utiliza cuando el nivel máximo

del lenguaje es un archivo esquemático. El

software automáticamente convierte los

archivos esquemáticos en estructuras HDL

antes de la implementación, por lo que se

deberá especificar una herramienta de síntesis

cuando trabaje con esquemáticos.

EDIF: Se utiliza este tipo de archivos cuando se

desea que el software no sintetice el proceso y

se vaya directamente al proceso de

implementación.

NGC/NGO: Se utiliza cuando se trabaja con

otra herramienta de sintetización y se inicia

con el proceso de implementación.

HDL

Nombre y ubicación

del proyecto

Características

de la tarjeta.

Herramientas por

defecto

III.- PASOS PARA IMPLEMENTACIÓN.

Jerarquía

III.- PASOS PARA IMPLEMENTACIÓN.

Seleccionamos VHDL

Module y le damos un

nombre al archivo fuente

III.- PASOS PARA IMPLEMENTACIÓN. Click derecho y añadimos

nuevo archivo fuente de

diseño

Definimos las entradas y

salidas. Inout es utilizado

para datos bidireccionales.

III.- PASOS PARA IMPLEMENTACIÓN.

Insertamos el código:

c <= a and b.

III.- PASOS PARA IMPLEMENTACIÓN.

Doble click en sintetizar.

III.- PASOS PARA IMPLEMENTACIÓN.

Doble click I/O Planning

(Plan Ahead)- Post

Synthesis.

III.- PASOS PARA IMPLEMENTACIÓN.