Micro Computadoras II

7/23/2019 Micro Computadoras II

1/51

CIRCUITOS

a) Combinacional:

Depende slo de las entradas.

Sumador (combinacional) tiene carry Sumador - Restador(combinacional) Semisumador (no contempla acarreo de entrada) Demultiplexor (recibe una seal y la procesa) Codifcador Decodifcador Multiplexor (selector que determina cual entrada pasa a la salida)

b) Secuencial:

iene capacidad de memoria que no solo dependen de la entrada!sino de lo que pasa antes.

"os #ip #op son la base de un circuito secuencial! compuesto pordos compuertas l$icas entrecru%adas.

Contador& Cuenta las ocurrencias de cambio en el sistema. "os Re$istros& 'ermiten almacenar alores.

ienen un tamao especfco y se mide en bits.

*+emplo&

Si se quiere almacenar , bits se necesita de , #ip #ops.Cada #ip #op cumple un papel de retener un alor! cuyo tamao esun bit.

"/ (/nidad ritm0tica "$ica) *s un circuito secuencial. Corrimiento& Muee los bits dentro de un alor de un lado 1acia la

derec1a o i%quierda. Despla%amiento. "a m2quina solo entiende lo que est2 en binario.

!3 son ariables y est2n en memoria y el procesador 1ace lasecuencia a tra0s de un sumador que se encuentra en la "/.

- "a instruccin estar2 en la memoria.

3uses del sistema& datos! direcciones! control

Re$istro de instrucciones& el que $uarda la instruccin en curso.

454& iene una cola de instrucciones mas no un re$istro deinstrucciones.

Cuando el resultado es ne$atio se actia el #a$ de si$no.6nterrupcin& *s una peticin o llamada al microprocesador


2/51

7ue est0 actio la C'/ atender2 las interrupciones.

COMPONENTES DEL COMPUTADOR

BUSES DEL SISTEMA


3/51

- 3us de datos& 8ia+an datos e instrucciones.- 3us de direcciones& 8ia+an las direcciones.- 3us de control& 8ia+an las rdenes que se 1an de e+ecutar.

*Palabra: /nidad mnima de manipulacin al interior de la computadora! semide en bits.

a) CPU (Microprocea!or):

*+ecuta las instrucciones de los pro$ramas que lo contienen.

Consta de "/! /nidad de Control y los Re$istros.- ALU:C2lculos aritm0ticos y l$icos. Corrimiento o

despla%amiento.

- Uni!a! !e con"rol:raba+a con las instrucciones! las procesa!tienen dos partes 9undamentales! cdi$o de operacin! y losoperandos. 'rocesa a tra0s del cdi$o de interrupcin!

decodifcando el cdi$o. Decodifca la instruccin del cdi$o decada instruccin para almacenar o codifcar instrucciones.

- Re#i"ro:lmacena los datos dentro de la C'/.

b) Memoria:

lmacena datos e instrucciones. raba+a con los dispositios de maneraindependiente del resto.

Sucesin de microcomputadoras de casilleros enumerados desde cero

1asta uno.5,:...n-,

Cada casillero almacena una palabra.

c) M$!ulo E%S:

Mdulo E/SMemoriaMicroprocesador

;n !ireccione


4/51

*na y recibe in9ormacin del exterior (peri90ricos). raba+an con losdispositios de manera independiente.

- "$ica de control.- "$ica de comunicacin.- Re$istros (puertos). *st2n numerados de tal manera que se

pueden direccionar.

Ar&ui"ec"ura !el compu"a!or

Son los elementos isibles y los componentes en ba+o niel. Se necesitasaber&

- Con+unto de instrucciones.- Re$istros del procesador.- amao de los datos.- Modo de direccionamiento.

-


5/51

ProgramaConjunto deInstrucciones

Intrprete de

instrucciones

Conjunto deunidades

!uncionales

o Contador de pro$rama (454 =? 6').o Salto modifca el contador del pro$rama.o Secuencia de instrucciones que se encuentran en la

memoria de la 'C para e+ecutar el pro$rama.o "as instrucciones deben estar almacenadas en la m2quina.

PROCESO DE UNA INSTRUCCI2N

Ciclo !e in"rucci$n:

Con+unto de estados por las cuales a pasando la m2quina

a) Cap"ar la in"rucci$n

- *tapa com>n a todas las instrucciones.- oma la instruccin de la memoria y la llea a la C'/.

- Se necesita saber&o @rden de lectura 1acia la memoria! dic1a orden es emitida

por la unidad de control.o "a direccin (que se encuentra en el re$istro 'C).

b) E3ecu"ar la in"rucci$n

Se obtienen los resultados esperados. *sta etapa es particular se$>nel tipo de instruccin.

"a m2quina desarrolla el ciclo de instruccin 1asta que se apa$ue lam2quina o 1aya un error que la deten$a o sea una instruccin de detencin.

DatosDatos

"#unciones de

Se%ales de


6/51

o MR& Re$istro de direcciones de memoria ytiene que ser colocado en el bus de direcciones.

o M3R& 3uAer de memoria.o l recibir la direccin! la orden lee y toma el dato de

la direccin.

Micro4operacione para e"apa !e cap"aci$n:

MAR 5 PC

3us dir B MR

Mem. B 3us dir

@rden de lectura a la memoria ("ee).

Coloca lo que 1ay en la memoria en el lu$ar especifcado MR.

3us datos B Mem MR

M3R B 3us datos

6R B M3R

E6EMPLO:

Cu2les son las microoperaciones para e+ecutar la si$uiente operacin

MO7 R8 A

Mo R,!

Mo R:! 3

DD R,! R:

Mo C! R,

EEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEE

Mo9 R8 A

MR B

MemoriaCBAB DB

MB&

UC

I&

PC MA&

Instruccin


7/51

In"ruccione !e con"rol para Mo9 R8 A

MR B 6R

3us dir B MR

Memoria B 3us dir

@rdena leer a la memoria3us datos B Mem MR

M3R B 3us datos

6R B M3R

Dia#rama !e E"a!o !el ciclo !e In"rucci$n

- iac F C2lculo de la direccin de la instruccin.

- i9 F Captura de la 6nstruccin

- iad F Decodifcacin de la instruccin ("a unidad de control)

- oacF C2lculo de la direccin de los operandos

- o9 F Capturar el operando y si 1ay otros se uele a calcular.

MB&

I&

UC

MA&

CBAB DB

I'

('

Leer

A

DI& A

Memoria

ALU

M)* &(+ A

I'

&,

&(

&-

&.

&/

I&

PCMo R,!

Mo0 &(+&-Mo0 C+ &(

('

(-B


8/51

do F operacin de los datos

oac Determinar la direccin del operando del destino donde se aplicar2 elresultado.

os F almacenar el operando

/na e% almacenado! se calcula la direccin de la si$uiente instruccin yuele al inicio.

Tipo !e m1&uina

4 lmacenamiento dentro de la C'/ De Pila

*s una pila interna de la C'/

G E a H Iy = (J K ( b = c ))

Se eal>a dependiendo de la +erarqua desde la ra%.

'ostf+o&

EjecucinCaptacin

oso9

dooaioia

i9

Dentro

#uera

oa

-H

Ja L -

cbJI


9/51

G E aIxyHJbc-K-

Se coloca un alor! se apila! y cuando 1aya un operando! se desapila.

'us1 a

'us1 I'us1 y

Mul KK o necesita alor porque la m2quina ya sabe dnde est2n losalores.

dd

'us1 J

'us1 b

'us1 c

Sub

Di

Sub

'op x

"a m2quina sabe dnde est2n los operadores y slo necesita de lainstruccin.

'or instruccin "/ no se necesitan saber los operandos porque lam2quina ya sabe dnde est2n.

M1&uina !e acumula!or

Se utili%a el 2rbol y un con+unto de instrucciones simples! se le quitalas 1o+as y se traba+a con los nodos.

N-

J:I,

H

Ja L -

cbJI


10/51

Cada n>mero representa una ariable intermedia llamada OtP y da elorden de e+ecucin.

Generacinde cdigo intermedio

{ T1=3y

T2=a+T1T

3=bc

T4=4 /T

3

T5=T

2T

4

X=T5

"lear de memoria un alor a re$istro! car$ar."lear de re$istro en alor a memoria! almacenar.

T1=3y {

Cargar 3

Mul y ( asume acumulado xy )AlmacenarT

1

T2=a+T

1{ Cargar a

Sumar T1Almacenar T2

T3=bc

{ Cargar b

Restar cAlmacenar T

3

T4=4/T

3{ Cargar 4

Dividir T3AlmacenarT4

T5=T2T4

{ Cargar T

2

Restar T4

Almacenar T5

X=T5 { Cargar T5Almacenar X

De RP (Re#i"ro !e prop$i"o #eneral)


11/51

: operandos 454I operandos

cepta 5 operandos en memoria.cepta , operandos en memoria.cepta : operandos en memoria.cepta I operandos en memoria.

Almacenamien"o en la

CPU

;operan!

oe


12/51

Restar RJ! RN

Car$ar R!J

Di R! RJ

Restar RI! Rlmacenar G! RI

RP + operan!o8 en memoria

Car$ar R,! I

Mul R,! y

Sumar R,! a

Car$ar R:! bRestar R:! c

Car$ar RI! J

Di RI! R:

Restar R,! RI

lmacenar G! R,

- "as operaciones se 1ar2n sobre re$istros! que son unidades dealmacenamiento m2s r2pido.

Elemen"o !e una in"rucci$n

In"rucci$n


13/51

*xpresiones mediante las cuales se le ordena a la computadora 1acer al$oespecfco! y est2 constituido por una cadena de ceros y unos.

o mero (5- :NN Memoria).

c) Direccionamiento indirecto

Se produce cuando en el lu$ar del operando iene una direccin dememoria donde encontramos la direccin del dato.

d, d:

d: dato

"oop d,


14/51

Se tienen espacios reducidos en el re$istro para almacenar la palabra.

J3 F J3 - , F >mero m2s alto utili%ando una palabra de I: bits.

"a desenta+a es que requiere de : accesos a memoria paraconse$uir el dato! por lo tanto requiere m2s tiempo pero os permitelle$ar a m2s lu$ares de memoria.

d) Direccionamiento a re$istro

Se produce cuando en el lu$ar del operando iene una re9erencia are$istro.

Si la m2quina tiene I: re$istros! C>antos bits se necesitan paraespecifcar un re$istroT

I: Re$istros F 25=32 F Se necesitan N bits para

especifcar un re$istro.

e) Direccionamiento indirecto a re$istro

Se produce cuando en el lu$ar del operando iene una re9erencia a unre$istro en el que se $uarda una direccin de memoria donde seencontrar2 el dato.

Re$istro F Re$istro F Memoria9) Direccionamiento con despla%amiento

Se requieren : campos de direcciones! uno implcito y otro explcito.*l alor que iene en el operando se suma a la re9erencia implcita.'uede ser&

o Relatio a 'C! donde el contador es el re$istro implcito.o Direccin con re$istro base (re$istro implcito).o 6ndexado! se utili%a para direcciones de repeticin. *+emplo&

Cuando se accede a los di9erentes alores de un arre$lo.

$) Direccionamiento a pila

odos los elementos se encuentran en la pila.

Tipo !e in"ruccione

a) In"ruccione !e "ran.erencia !e !a"o

'ermiten llear un dato de un lu$ar a otro (ori$en a destino).- 6ndicar la posicin del dato (memoria! re$istro o mdulo de

entradaKsalida o pila).- amao de los datos a trans9erir.


15/51

- Modo de direccionamiento.

b) In"ruccione ari"m?"ica

*xpresan las operaciones b2sicas&- 3inarias& Suma! resta! multiplicacin y diisin.- /narias& 6ncremento y decremento.

Contemplan el tipo de dato ya sea entero o real (si$no! exponente ymanti%a)

Saber si admiten operandos de memoria.

Operacione l$#ica:

Son aquellos que manipulan bits indiidualmente.

@peraciones b2sicas& and! or xor y not.

@peraciones de despla%amiento o corrimiento (l$ico! aritm0tico orotacin).

Corrimiento l$ico& raba+a con todos los bits y los despla%amientos dederec1a a i%quierda.

ritm0tico& o considera el bit del si$no. dem2s en ambos corrimientoslos bits que salen se pierden.

c) In"ruccione !e con9eri$n

Cambiar el 9ormato a los datos. *+emplo dato entero o real.!) In"ruccione !e En"ra!a % Sali!a

Se puede mane+ar mapeando en memoria y no necesita instrucciones.

'ermite la trans9erencia de alores con los mdulos de *KS.

e) In"ruccione !e con"rol !el i"ema

Son slo para uso de los recursos internos del computador o del sistemaoperatio.

Se utili%an en multipro$ramacin para asi$nar el tiempo necesario encada proceso.


16/51

Con"rol !el @u3o !e un pro#rama

6nstrucciones de salto. *l llamado a una rutina! e+ecuta el cambio de la 'C y 1ace que $uarde

el entorno para retornarlo. Retorno son instrucciones que cambian el alor del 'C y reponen el

entorno anterior para quedarse en el lu$ar que se qued. /na interrupcin cambia el alor del 'C. Uace lo mismo que el

llamado a una rutina y $uarda el re$istro de estado. "as excepciones cambian el sentido del #u+o en un pro$rama. 'ermiten implementar procesos repetitios y modulari%ar nuestros

pro$ramas.

Tamao !e la In"rucci$n

'uede ser f+o o ariable. *n 454 las instrucciones son de tipo ariable.

8enta+a de las instrucciones de lon$itud f+a

1 Son m2s 92ciles de mane+ar.1 "a si$uiente instruccin se encuentra en JH'C1


17/51

*n una memoria de 4 Q3 se necesitan II bits para direccionarcualquier lu$ar.

23230 233

Cuando especifca un re$istro

.. 2 . 3 (,'

Sumar A, B, C

Cuando los operandos son registros

Sumar R1, R2, R3

Si se tiene . registros+ se necesitan - 4its5

Si se tienen .- registros+ se necesitan ' 4its

-( 4its en total5

Cantidad de &egistros

Se especi!ica

&ango de direcciones

Se utili6a para calcular el tama%o de los 4its5 Por ejemplo .. 4its5

Si el acceso es a 47te o a pala4ra

Si el acceso es a 47te 8a7 menos lugar de memoria a dnde llega+ 7 si es a pala4ra si

llega m9s lejos5

: 4its .. 4its .. 4its .. 4its

: 4its - 4its - 4its - 4its

: 4its ' 4its ' 4its ' 4its


18/51

Microprocesador terico DLX

El procesador DL; utili6a una ara7 . !ormatos de instruccin en DL;= tipo1I+ tipo1&+ tipo1?5 Una instruccin en

DL; siempre de4e especi!icar un opcode sin importar


19/51

1 Instrucciones=

L Carga o load.

, .(

Bit de signo

Posicin 0 es la !s signi"icati#a

0 . . . . . . . . . . . . . . . . . . . 1$

0 . . . . . . . . . . . . . .%

L> &(+ , "&.$

&( .-"M , &.:$(: M F, &.G M " H &.$

Se antepone (: 0eces el 4it del signo5

En la prima 0a de , 7 la segunda parte empe6ara en 5

L>I

&( - JJ '


20/51

Se e!ectKa el 0alor de &( cinco 0eces+ se 8ace el despla6amiento en el resultado+ 7 se

despla6a en &(5


21/51

SLT

Esta4lece &( Se Coloca en ( cuando &- sea LT &.5

I! &- &. = &- (

else &( :

- Del !ormato de instruccin de ?MP

( 4its de signo

-:

-' restantes para operacin

Llaadas a &'(r'tina

-N Por


22/51

;3 a . O "4 c$

En ?a0a

Int a+ 4+ c+ 2+ 7

*ar Tama%o Posicin

O .- 4its ,

; .- 4its

c .- 4its Q

4 .- 4its (-

a .- 4its (:

LR &(+ Q "&,$

; 3 a . O "4 c$

'

.

-

B

In"ruccione

,E aHI

:E ,H

IE := J

-

H

-

cbH

H

a I


23/51

JE b-c

NE IH J

x E N

x E I

H J

"X R, , (R5)

DD6 R,! R,! I R, B R,HI

"X R:! 5 (R5)

dd R,! R, R: R,B R: H R,

*scribir en d"xG E 5

9or ( i E 5! i n! i HH)

;

x E x H i

Y

6nt i! nZ (, bits)

lar$ x! N5 (I: bits)x E 5

Declaracin de 8ariables

A (:,, 4its , 1 (HH

2 .- 4its -,,

n (: 4its -,

i (: 4its -,: -

Desestructurando ,

G E 5

i E 5

X1ile ( i n )

;

x E x H i i H H


24/51

Y

O"ra .orma m1 implica!a

R ,

x E 5

i E 5

pre$untar i9 ( i E n) $o to fn Mientras

x E x H i R: i HH

RJ $o to pre$untar

fn mientras&

R5 E Siempre es 5

SQ* E Mayor i$ual

RJ E ct>a como puntero a memoria

0a3o Ni9el

Add &+ &,+ &, i3,+ puntero

ADD &(+ &,+ &, para 2 3 ,

ADD &-+ &,+ &, para i 3 ,

L> &.+ -, "&,$ cargando n

Preg )SVE &'+ &-+ &. i W n

BXEY &'+ !in Mientras &' ,

LR &:+ , "&$

ADD &(+ &(+ &: 2 3 2 AFiG

Add I &-+ &-+ ( como contador

ADD I &+ &+ son .- 4its

? Preg

#in mientras SR -,,"&,$+ &( Almacena 2 a memoria

S> -,: "&,$+ &- i como contador


25/51

Denicione !e Ren!imien"o

u? i#nica rapi!e'F

Tiempo (Inicial - nal !e "area):

Respuesta& "o que demora en responder. *+ecucin& iempo que demora en reali%ar la e+ecucin de un

pro$rama. "atencia& iempo de espera.

Me+orar el tiempo de latencia! e+ecucin y respuesta si$nifca reducir lostiempos de la tarea que se est2 e+ecutando.

Se puede medir el rendimiento por las cantidades como&

Can"i!a! !e "area

"as cuales se desarrollan en la unidad de tiempo.

nc1o de banda& nc1o que tiene el medio o a de comunicacin. Me+ora de 'roductiidad& Capacidad de e9ectuar el o la capacidad de

procesamiento.

'ara me+orar el rendimiento se necesita me+orar los : tems anteriores.Me3ora para aumen"ar el ren!imien"o

Relo3:

Dispositio 9sico electrnico que determina el tiempo en el que suceden lasinstrucciones en la m2quina. Uace o produce los ciclos de relo+.

Ciclo !e relo3

Son seales de onda cuadrada! producidas en 9recuencia f+a y representanlos nieles de olta+e. Qobierna el comportamiento de los componentes

sncronos que tienen que er con el pulso del relo+! como el #ip #op! ytraba+an al ritmo del relo+! ya sea de #anco ascendente o descendente(meseta).

Si aumenta la 9recuencia del relo+ a un lmite por ciclos! su comportamientono se descordina y se reducen los tiempos.


26/51

Se necesitan m>ltiples procesadores para tareas separadas. Se me+ora laproductiidad y el tiempo si$ue siendo el mismo.

Proceamien"o paralelo !e problema cien"=co

Se est2 me+orando el tiempo ya que se est2 diidiendo la tarea en losdi9erentes procesadores.

Se me+ora la productiidad si se distribuye los traba+os en la mismama$nitud.

Comparaci$n !e ren!imien"o

Se compara el rendimiento entre dos m2quinas di9erentes o de una m2quinacon al$unas me+oras.

Rapi!e' (G)

/na m2quina OG es n[ m2s r2pida que la m2quina P.

Rendimientox=

1

tx

tx & iempo de e+ecucin de x

n=100(

RendxRendyRendy

)

! & M2quina m2s lenta

n=100(

ty+ txtxty1

ty

)

n=100(tx+ty

tx)


27/51

tx=100ty+100 tx

n

ty

tx=1+

n

100

Principio Cuan"i"a"i9o !el Dieo

Acelerar el cao comHn

*ncontrar cu2l es eento m2s 9recuente que se tiene que me+orar.

*+emplo& suma.

Cu1l e el cao m1 comHn para !e!icarle "iempo !on!e e "iene&ue me3orarF

Si se quiere me+orar los procesos! lo$rando una aceleracin de losmismos.

u? e aceleraci$nF

*s la ariacin de la elocidad.

A= Rendimiento M"#uina Me$orada

Rendimiento M"#uinasinMe$orar

A=tsin me$ora

tconme$ora

+ Le- !e Am!al

"a me+ora obtenida en el rendimiento al utili%ar al$>n modo de e+ecucin

m2s r2pido est2 limitada por la 9uncin del tiempo en que se puedautili%ar ese modo m2s r2pido.


28/51

Mientras m2s use la me+ora! m2s podr2 repercutir en la me+ora delsistema.

"a 9raccin de tiempo es la unidad que se obsera para obtener cu2l es la

me+ora del sistema.

---------------iempootal-------------------- eaF iempo del componente a

me+orar en F iempo me+orado

en F


29/51

A g=tea

ten=

1

1Fm+Fm

Am

Co"o

Cn=Canterior (1Fcm )+Ca(( Cme$oradoFcm1)

Cn

Ca=(1Fcm )+(( Cme$oradoFcm)

'ara que sea una buena inersin& Costo % Rendimiento


30/51

AJIOMA: KMS PEUEO8 MS RPIDO

*ste axioma se aplica a las memorias.


31/51

Re$istrosM.

Cac10

Memoria'rincipal

Cac10 de disco

lmacenamiento secundario

Tiempo !el procea!or Recuento de instrucciones (6) o lon$itud del camino de

instrucciones (n>mero de instrucciones e+ecutadas). Ciclos de relo+ por instruccin (C'6)

1 Ciclos de relo+ por instruccin (C'6) >mero de ciclos de relo+de la C'/ entre >mero de instrucciones por pro$rama.

1 c Duracin del ciclo de relo+1


32/51

EEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEE

CP)g=CT

i=1

n

CP)i)i

(>mero medio de ciclos por instruccin)

i=1

n CP)i)i F

i=1

n

CP)iF)i

EEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEE


33/51

+ Se quiere ealuar una instruccin de salto condicional en dosm2quinas y 3. "a m2quina utili%a dos instrucciones! una decomparacin y la otra de saltoZ mientras que la m2quina incluyela comparacin dentro del salto. *l salto condicional requieredos ciclos de relo+ y el resto de instrucciones un ciclo en ambas

m2quinas. *n la m2quina ! :5[ de las instrucciones son saltoscondicionales. Cu2l es el C'6$ en cada una de ellasT

M1&uina AOperaci$n oComparaci$n :5 5.:Sal"o :5 5.:O"ra 5 5.To"al ,55

M1&uina 0Operaci$n oSal"o :5 5.:O"ro 5 5.To"al 45

In"rucci$n i I i CP)i+i

Operaci$

n

A 0 A 0 Ciclo

A 0

Comparaci$n

:5 - 5.: - : 5.J -

Sal"o :5 :5 5.: 5.: , 5.: 5.:O"ro 5 ] 5. 5. , 5. 5.

To"al + >

Ciclo !el Relo3

raba+a a una 9recuencia constante.


34/51

C& Ciclos totales

ciclo& iempo por cada ciclo

TCP,= CT

+recuencia

TCP,=tcicloCP)iF)i

CP)=CT

CT=CP)

F TCP,=CP)tciclo

6& *l n>mero de instrucciones depende de la arquitectura delcomputador.

*l compilador debe $enerar en ba+o niel! la menor cantidad deinstrucciones y as se 1ace m2s r2pido el proceso.

Tiempo !e ciclo

Depende de la tecnolo$a del 1ardVare y de la or$ani%acin delcomputador. Di9erenciacin de las unidades 9uncionales dentro delsistema.

E3emplo:

Determinar cu2l de las m2quinas istas en el problema anterior esm2s r2pida considerando que el ciclo de relo+ en la m2quina es :N[m2s r2pida que en la m2quina 3.

TA

T-=1+

25

100=1.25TA

TCP,A=1001.2TA=120TA

TCP,-=801.251.25TA=125TA


35/51

"a m2quina es m2s r2pida porque emplea menor tiempo.

TCP,-

TCP,A=

125TA

120TA=1.04

EEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEE

'robar si el ciclo de relo+ de es ,5[ m2s r2pido que el ciclo de relo+de 3

TC-

TCA=1+

10

100=1.1TA

TCP,A=1001.1TA=110TA

TCP,-=1001.11.1TA=121TA

TCP,A

TCP,-=

121

110=1.1


36/51

CONTROL PARA LA SEMENTACI2N

"a e+ecucin de instrucciones en un procesador se$mentado requiere queen cada uno de los se$mentos seamos capaces de almacenar toda lain9ormacin de la instruccin que se est2 e+ecutando en ese se$mento.

'or e+emplo! si e+ecutamos una instruccin de salto! en el primer se$mentoleeremos el cdi$o de la instruccin e incrementaremos el 'Calmacen2ndolo en un re$istro 'C. *ste alor puede que lo necesitemos enel ciclo de *G*! y si no se a trasladando de se$mento a se$mento! ocurrir2que! al si$uiente ciclo de relo+! al leer una nuea instruccin! borraremoseste alor y ya no podr2 ser utili%ado despu0s.

'or este y otros motios similares! en los re$istros intermedios delprocesador se$mentado para D"G! se almacena toda la in9ormacinnecesaria de la instruccin que se est2 e+ecutando en ese se$mento! ycuando pasamos al se$mento si$uiente! esta in9ormacin si se a a utili%aren al$>n se$mento posterior! se traslada tambi0n copi2ndose en losre$istros que 1ay entre se$mentos.

"os alores de control de las tres >ltimas etapas se crean durante ladecodifcacin de la instruccin! y se escriben en el re$istro dese$mentacin 6DK*G. Se usan las lneas de control para cada etapa de lase$mentacin y el resto se pasan a la etapa si$uiente.

SEMENTACI2N

Ciclo de 6nstruccin&

1 Captacin

Camino de datos segmentado con las seales de control conectadas a la parte de losregistros de segmentacin


37/51

raer la instruccin de memoria a la C'/

1 *+ecucin

Reali%acin de la instruccin

'ara optimi%ar mientras que se e+ecuta la instruccin se a captandola si$uiente.

Se an solapando acciones dentro de la m2quina! es decir! e+ecutarcosas que antes se 1acan en secuencia.

'aralelismo de instrucciones&

"as instrucciones pueden e+ecutarse en paralelo simult2neamente! yaque las instrucciones son independientes.

*n el caso de salto se descarta la instruccin captada y se uele acaptar la instruccin dependiendo del 'C.

Ciclo de M2quina&


38/51

*s el tiempo que se requiere para despla%ar una instruccin un pasoen el cauce! y est2 determinado por la etapa m2s lenta.

@b+etios del diseo&

*quilibrar la duracin de las etapas.

Condiciones ideales

iempo de e+ecucin se$mentado -? Te$seg

Te$seg= Te$ant

. / de etapas

Considera las instrucciones de salto

"lamadas y retornos a rutinas 6nterrupciones y excepciones

A= Tnoseg

Tsegmentado

A=. / 0tapasTseg

Tseg

A=. / 0tapas para condiciones ideales

Suposicin&

,. odas las instrucciones recorren todas las etapas:. odas las etapas pueden 9uncionar en paraleloI. o 1ay con#ictos de memoriaJ. "as operaciones "/ implican c2lculo de direcciones y

operaciones aritm0ticas = l$icas

Difcultades&

,. 'uede 1aber etapas m2s lentas que otras! lo que conllea aespera

:. "os saltos pueden inalidar arias captacionesI. "as interrupciones pueden aparecer en cualquier momentoJ. *xisten dependencias entre las instruccionesN. umento del control l$ico

"$ica de control ^ "$ica de la etapa

'S@S D* *_*C/C6` * D"G, 3>squeda de la instruccin (6


39/51

: Decodifcacin de la instruccin (6D)

I *+ecucin (*G)

J Memoria (M*M)

N 'ost *scritura (X3)*+ecucin&

1 C2lculo de la direccin del operando1 @peracin se$>n el codop1 C2lculo de la direccin de salto

Memoria&

1 "ectura de memoria1 *scritura de memoria

1 ctuali%acin del 'C (en instruccin de salto)'ost *scritura&

1 Se an a escribir los re$istros (el alor puede proenir de unaoperacin "/ o memoria)


40/51

RA (Rea! A."er ri"e)

/na instruccin + intenta leer antes de que la instruccin i realice laescritura. *l resultado es que se lee un alor no correcto.

3urbu+a si$nifca una repeticin de la que se sucedi en el ciclo anterior enesa etapa.


41/51

Ciclo , : I J N \ 4

"V R,! :5 (RI) 36 D6 *x Mem '*

dd R:! R,! RQ 36 D6 *x Mem '*

"os ries$os RX se solucionan introduciendo burbu+as en los ciclos! si seproduce una burbu+a el cerro+o se bloquea.

AR (ri"e A."er Rea!)

/na instruccin + escribe un alor antes de que la instruccin i lo lea. *sto enD"G no ocurre! pues las lecturas se reali%an antes en 6D y las escriturasdespu0s en X3. @curre cuando 1ay instrucciones que escribenanticipadamente el resultado! como por e+emplo cuando se autoincrementaun re$istro en c2lculo de una direccin.

Ciclo , : I J N SV @(R,)! R: 36 D6 *x Mem, Mem: '*

dd R:!RI!RJ 36 D6 *x '*

A (ri"e A."er ri"e)

*s cuando las dos instrucciones! tanto i como +! reali%an una escritura pore+emplo en un re$istroZ pero la instruccin + lo reali%a antes que la i por1acerlo en se$mentos anteriores. @curre en se$mentaciones que escriben

en m2s de una etapa.Ciclo , : I J N

"V R,! @(R:) 36 D6 *x Mem, Mem: '*

dd R,!R:!RI 36 D6 *x '*

De"ecci$n !e Rie#o

nte un ries$o! bloquea los cerro+os (se $eneran burbu+as).

/tili%ar el concepto matem2tico de lmites para explicar 1acia quealores puede tender la aceleracin $lobal! ariando 1acia susextremos& primero a la 9raccin me+orada! manteniendo constante laaceleracin me+oradaZ lue$o ariando la aceleracin me+orada!manteniendo constante la 9raccin me+orada. Cu2l es el si$nifcadode dic1os casosT

Ag= 1

1+m++m

am


42/51

m& celeracin me+orada

lim+m 0

1

1+0+ 0

am

=1

lim+m 1

1

11+ 1

am

=am

Cuando 9m E ,! no se est2 usando la me+ora! si$nifca que 9m tiendea cero! el alor de las a$ tender2 a ,! lo cual implica que no 1ayariacin al$una.

Cuando 9m E am! si$nifca que la aceleracin $lobal del sistema.

Aplican!o lo l=mi"e


43/51

nd R! R,! R\ 36 D6 *x M* '*@r R4! R,! R] 36 D6 *x M* '*Gor R,5! R,! R,, 36 D6 *x M* '*

Si los re$istros que est2n usando en la etapa de decodifcacin sonid0nticos a los re$istros usados en instrucciones en etapas anterioreso etapas exteriores! entonces se bloquea. "as unidades de deteccinde ries$os est2n ubicadas en la etapa de decodifcacin.

A!elan"amien"o

NQ

In"rucci$n

+ , / > +

, "V R,!@(R:)

36

D6

*x

Mem

'*

: Sub RJ! RN!R,

36

D6

*x

Mem

'*

I nd R! R,!RJ

36 D6

Mem

'*

J @r R4! R,!RJ

36 D6

*x Mem

'*

- JLN E :5

- 4 ciclos sin ries$os.

- ,: ciclos ealuando ries$os.

"as dependencias permiten er a dnde pueden existir ries$os. "ainstruccin , y : est2n en ries$o de tener un alor incorrecto.

*aluando

NQ In"rucci$n + , / , "V R,! @(R:) 36 D6 *x Mem '*: Sub RJ! RN! R, 36 D6 *x Mem '*I nd R! R,! RJ 36 D6 *x Mem '*J @r R4! R,! RJ 36 D6 *x Mem '*

Se est2 adelantando los alores correctos 1acia los lu$ares donde senecesita o para este e+emplo con adelantamiento! nos llea a ciclosde m2quina.

A=Tciclos s2a

Tciclosc 2 a=

12

9=1.33

/nidad de adelantamiento& Controla a los multiplexores que est2n en

di9erentes etapas para saber cu2les son los alores que lo atraiesan.


44/51

"os re$istros de destino no ser2n los mismos! por lo $eneral sondi9erentes.

Si RS, E Rdm o cualquier otro re$istro! existe adelantamiento.

Var!Ware A!icional

/n multiplexor en la entrada de la unidad de control de salto. (C) /n multiplexor en la entrada de datos de memoria. (M) Dos multiplexores en las entradas de "/ y sin de J entradas. (, y :)

7alore Con"rol !eMper Se$mentada

Se tiene m2s diisiones en las etapas donde se puedesuperponer al mismo tiempo los procesos.Reali%an en un ciclo de m2quina m2s de una accin.

- 'aralelismo,. niel de instrucciones&

*s el $rado en el que las instrucciones de un pro$rama se

pueden e+ecutar en paralelo.Uay un alto porcenta+e de instrucciones independientes enun pro$rama (en promedio).

:. 'aralelismo a niel de m2quina&

*l 1ardVare debe estar preparado para aproec1ar elparalelismo a niel de instruccin! se lo$ra replicando lasunidades 9uncionales"as dependencias son su limitacin 9undamental.

Emii$n !e In"ruccione

*s el proceso de iniciar la e+ecucin de instrucciones en lasunidades 9uncionales.

Pol="ica !e Emii$n

Son protocolos que nos permiten emitir instrucciones! indican la9orma en que se an a emitir las instrucciones.

Or!enamien"o

@rden en el que se captan las instrucciones

*l orden en el que se e+ecutan las instrucciones

@rden en que las instrucciones se escriben en el destino K lu$arde memoria o re$istro.


51/51

Mientras m2s sofsticado sea el procesador mayor capacidadtendr2 de alterar las rdenes.lterar las rdenes puede llearnos a resultados incorrectos. Sepuede alterar 9undamentalmente la dependencia de datos.

Micro Computadoras II

Documents

Transcript of Micro Computadoras II