operaciones aritmeticas binarias

LABORATORIO DE SISTEMAS DIGITALESPRÁCTICA No. 5

Tema: Operaciones aritméticas binariasObjetivo:

Familiarizar al estudiante con la utilización y funcionamiento de circuitos lógicos combinacionales que realizan operaciones aritméticas binarias.

TRABAJO PREPARATORIO:

1. Consultar las características, tabla de función y distribución de pines de los circuitos integrados: 7480, 7482, 7483, 74183, 74283.

CIRCUITO INTEGRADO 7480

Características: sumador completo de bit simple y de alta velocidad. Está diseñada para aplicaciones de: media y alta velocidad, bit múltiple y paralelo-aditivo/carry serie. Posee compuertas de entrada complementarias. Sus salidas expresan la suma; suma complementaria de las entradas y con salida de carry invertida.


Características: Este sumador completo realiza la suma de dos números binarios de dos bits cada uno. Está diseñado para aplicaciones de: media y alta velocidad, bit múltiple y paralelo-aditivo/carry-serie. Las salidas de suma () están provistas por cada bit, y el carry resultante (C2) es obtenido del segundo bit.

Tabla de Función Diagrama de Pines

Entradas SalidasCn B A C’n+1 ’ 00001111

00110011

01010101

11101000

10010110

01101001


INPUTS OUTPUTWHEN C0=0

WHEN C=1

A1

A2

B1

B2

Σ1

Σ2

C2

Σ1

Σ2

C2

0 0 0 0 0 0 0 1 0 01 0 0 0 1 0 0 0 1 00 1 0 0 1 0 0 0 1 01 1 0 0 0 1 0 1 1 00 0 1 0 0 1 0 1 1 01 0 1 0 1 1 0 0 0 10 1 1 0 1 1 0 0 0 11 1 1 0 0 0 1 1 0 10 0 0 1 0 1 0 1 1 01 0 0 1 1 1 0 0 0 10 1 0 1 1 1 0 0 0 11 1 0 1 0 0 1 1 0 10 0 1 1 0 0 1 1 0 11 0 1 1 1 0 1 0 1 10 1 1 1 1 0 1 0 1 11 1 1 1 0 1 1 1 1 1


Características: Este circuito integrado es un sumador completo, es un circuito mejorado, realiza la suma de dos números binarios de 4 bits.



Características: Este doble sumador completo se caracteriza por tener una salida de carry individual desde cada bit para usar en múltiple entrada, en técnicas de almacenamiento de carry para producir las salidas verdaderas de carry y de suma con no más de dos retardos de compuerta.


INPUTS OUTPUTCn B A Cn+1 Σ0 0 0 0 00 0 1 0 10 1 0 0 10 1 1 1 01 0 0 0 11 0 1 1 01 1 0 1 01 1 1 1 1

CIRCUITO INTEGRADO 74283:

Características: Los sumadores ‘283 y LS283 son eléctricamente y funcionalmente idénticos al ’83 y ‘LS83A respectivamente, solo la distribución de pines ha sido cambiada.

2. Consultar las características, tabla de función y distribución de pines de los circuitos

integrados: 74181, 74381 y 74382.

Las ALU son integrados que realizan operaciones lógicas y aritméticas. Mediante dos operandos REG-A y REG-B. y por lo tanto algunas entradas de selección.La siguiente figura muestra el diagrama de bloques de una ALU de 8 bits.

CIRCUITO INTEGRADO 74181:


Tiene una complejidad de 75 equivalentes compuertas en un solo chip monolítico, realiza 16 diferentes operaciones aritméticas binarias con dos entradas de 4bits cada uno, estas operaciones son seleccionadas mediante 4 líneas de selección que incluyen suma, resta, decremento y transferencia correcta. Los gráficos del integrado se presentan a continuación:Tiene operandos de 4 bits y tres a cinco entradas de selección, permitiendo 32 operaciones diferentes.

CIRCUITOS INTEGRADOS 74381 – 74382

Estos circuitos integrados son Schottky de baja potencia y Unidades Lógicas Aritméticas (ALUs)/Generador de Funciones Schottky TTL, que ejecuta 8 operaciones aritmética/lógicas binarias en dos palabras de 4-bits. Las funciones XOR, AND y OR de las dos variables Booleanas son proporcionadas sin la necesidad de circuitería externa.La única diferencia entre el ‘381 y el ‘382 es que uno proporciona salidas de exceso anticipado en grupo mientras que el otro proporciona salidas de exceso y desborde propagado.

Tabla de Función

Distribución de pines

3. Construya un sumador de cuatro bits utilizando un semisumador y tres sumadores completos en base a compuertas.

Diseño del semisumador

Bo Ao S Co0 0 0 0

0 1 1 0

1 0 1 0

1 1 0 1

De aquí se deduce que:S0=A0⊕B0

C0=A0BO

Diseño del sumador completo:

Ci Bi Ai Si Co0 0 0 0 00 0 1 1 0

0 1 0 1 0

0 1 1 0 1

1 0 0 1 0

1 0 1 0 1

1 1 0 0 1

1 1 1 1 1

De aquí se deduce que:

Si=Ai⊕Bi⊕CiCo=AiBi (Ai⊕Bi )Ci

Sumador de 4 bits

11

1

23

U1:A

74LS86

?

?

Ao

BoS

Co4

56

U2:B

74S08

11

1

23

U1:A

74LS86

?

?

Ao

BoS

Co4

56

U2:B

74S08

4

56

U1:B

74LS86

9

108

U1:C

74LS86

11

1

?

?

AiBi

Ci

Si

Co

1

23

U3:A

74LS00 4

56

U3:B

74LS00

10

98

U3:C

74LS00

4. Diseñe un circuito sumador paralelo de acarreo anticipado de un solo bit utilizando compuertas lógicas(A-O-N)

5. Usando sumadores binarios de 4 bits y los módulos que se consideren necesarios, diseñe un sumador de dígitos decimales en código BCD. Este sumador aceptara como entrada 9 bits que representan 2 dígitos BCD más un acarreo de la etapa

01

1

23

U1:A

74LS86

?Ao

BoSo

4

56

U2:B

74S08

4

56

U1:B

74LS86

9

108

U1:C

74LS86

01 ?

A1B1 S1

1

23

U3:A

74LS00 4

56

U3:B

74LS00

10

98

U3:C

74LS00

12

1311

U1:D

74LS86

1

23

U4:A

74LS86

10 ?

AiBi S2

13

1211

U3:D

74LS00 1

23

U5:A

74LS00

4

56

U5:B

74LS00

4

56

U4:B

74LS86

9

108

U4:C

74LS86

11 ?

?

AiBi S3

Co

10

98

U5:C

74LS00 13

1211

U5:D

74LS00

1

23

U6:A

74LS00

1

23

U1:A

74LS08

4

56

U1:B

74LS08

9

108

U1:C

74LS08

12

1311

U1:D

74LS08

1

23

U2:A

74LS32

4

56

U2:B

74LS32

9

108

U2:C

74LS32

1

23

U3:A

74LS08

4

56

U3:B

74LS08

12

1311

U2:D

74LS32

?

1

1

1 2

U4:A

74LS04

3 4

U4:B

74LS04

15 6

U4:C

74LS04

9

108

U3:C

74LS08

1

23

U5:A

74LS32

?

anterior. Generará como salida 5 bits que corresponden a un digito BCD mas un acarreo a la etapa siguiente. Utilice el circuito integrado 7483.

6. Diseñar un circuito sumador-restador de 2 números de 4 bits en complemento a 1. Utilice el circuito integrado 74181.

BIBLIOGRAFÍA

� -Sistemas Digitales, Carlos Novillo M.� - http://www.datasheetarchive.com/.� -http://www.datasheetcatalog.com/.� -http://ilde-sosa.tripod.com/pdf/15_sumador_BCD.pdf.

A110

S19

A28

S26

A33

S32

A41

S415

B111

B27

B34

B416

C013

C414

U1

74LS83

1001

1001

A110

S19

A28

S26

A33

S32

A41

S415

B111

B27

B34

B416

C013

C414

U2

74LS83

123

U3:A74LS32

123

U4:A74LS08

4

56

U3:B

74LS32

?????

0

0

0

0

1

1

1

0

1

23

U1:A

74LS86

4

56

U1:B

74LS869

108

U1:C

74LS86

12

1311

U1:D

74LS86

0S/R

A02

A123

A221

A319

B01

B122

B220

B318

CN7

S06

S15

S24

S33

M8

F09

F110

F211

F313

A=B14

CN+416

G17

P15

U2

74LS181

1 2

U3:A

74LS04

3 4

U3:B

74LS04

5 6

U3:C

74LS04

13 12

U3:D

74LS04

11 10

U3:E

74LS04

9 8

U3:F

74LS04

1 2

U4:A

74LS04

3 4

U4:B

74LS04

?

?

?

?

5 6

U4:C

74LS04

13 12

U4:D

74LS04

11 10

U4:E

74LS04

9 8

U4:F

74LS04

U2(S3)

?1

23

U5:A

74LS86

operaciones aritmeticas binarias

Documents

Transcript of operaciones aritmeticas binarias