El Transistor FET 1/11 1. Introduccin El transistor de efecto de campo, FET por su siglas en ingls: Field Effect Transistor, es un dispositivo semiconductor de tres terminales, conduccin unipolar y controlado por voltaje a diferencia del BJT que es controlado por corriente. Se construyen principalmente de Silicio o Germanio. Estos dispositivos presentan una impedancia de entrada muy alta, sea cual sea la configuracin del dispositivo, lo cual permite un mejor control del ruido. Se utilizan en la amplificacin de seales, fuentes de poder reguladas y como resistencias controladas por voltaje. 2. Construccin del FET El transistor FET est formado por un bloque de material tipo n o tipo p junto con dos contactos de un material de tipo opuesto al material del bloque, tal como muestra la figura 1. S D

G Figura 1

Cada extremo del bloque corresponde a un terminal, identificados como: S Surtidor o Fuente D Drenador La unin de los dos contactos corresponde al otro terminal identificado como: G Compuerta (Gate) El espacio entre los dos contactos se llama canal y da la clasificacin del FET en FET canal N y FET canal P. La figura 2 ilustra la estructura de estos FET.

S D N P D N S P

P NG G

FET Canal N FET Canal P

Figura 2

Electrnica

El Transistor FET 2/11 El smbolo circuital utilizado para estos dispositivos se muestra en la figura 3. D D

G

S

FET Canal N

G S FET Canal P

Figura 3

3. Operacin del BJT La operacin del transistor depende de la polarizacin de las uniones PN o NP del dispositivo. Durante la operacin normal del FET no se hace fluir corriente a travs de las uniones. En lugar de esto, la conduccin ocurre nicamente a travs del canal. Por tanto las uniones PN o NP del dispositivo se polarizan inversamente. Mientras no exista polarizacin en el dispositivo no hay conduccin en el mismo. 3.1. Polarizacin para un FET Canal N

Nota: La polarizacin para un FET canal P es similar, simplemente se invierte la polaridad de las fuentes de polarizacin y por supuesto el sentido de las corrientes. Para polarizar inversamente las uniones PN, las regiones P deben estar a un potencial menor que las regiones N. (Figura 4)

S D

G

ID

P

P

N

VGS

VDS

Figura 4 VDS Fuente de polarizacin para el canal N. Drenador positivo con respecto a Surtidor. Se establece una corriente de Drenador a Surtidor ID. VGS Fuente de polarizacin para regiones P. Compuerta negativa con respecto a Surtidor. No hay corriente a travs de las uniones, por tanto IG=0. El hecho de que IG=0 indica que el FET presenta una alta impedancia de entrada as como tambin la igualdad entre las corrientes de Drenador y Surtidor, ID=IS.

Electrnica

El Transistor FET 3/11 La polarizacin inversa provoca un aumento en la barrera de potencial, aumentando as la resistencia del canal. La barrera de potencial es mas ancha hacia el Drenador, ya que hacia este terminal se tiene la mayor polarizacin inversa. El grosor de la barrera de potencial controla la corriente ID y este grosor depende de la polarizacin dada por VGS y VDS, es decir, VGS y VDS controlan a ID. Es por esta razn que se define al FET como un dispositivo controlado por voltaje, porque un voltaje de entrada VGS controla la seal de salida ID. 4. Curvas Caractersticas del FET Las curvas del FET que caracterizan al dispositivo son:

Curvas de Salida, iD vs. vDS Curva de Transferencia, iD vs. VGS

No hay curva de entrada como en el caso del BJT, puesto que aqu la corriente de entrada IG=0. 4.1. Curvas de Salida Estas curvas son parecidas a las curvas de salida del BJT. En el FET se tendr una curva de salida para cada valor de VGS. (Figura 5) iD(mA)

vDS(V) vDSOvPO

PD

vGS = 0

IDSS vGS = -1

vGSO

Figura 5 En las curvas de salida se pueden observar las diferentes zonas o regiones de operacin del FET.

Zona Resistiva o Lineal (Zona Ohmica) Es la zona cercana al eje iD, delimitada en cuanto a voltaje por: 0

El Transistor FET 4/11 VPO Valor de tensin vDS para el cual iD comienza a estabilizarse con VGS=0.

vP=VPO+vGS vP Tensin de umbral para cada curva de salida o para cada valor de vGS constante. La variacin de iD en esta zona es lineal y el dispositivo se comporta como una resistencia controlada por voltaje. A medida que vDS aumenta de cero hasta vP, la corriente iD aumenta linealmente a pesar del aumento de la resistencia del canal, debido a que el aumento de vDS contrarresta el aumento de la resistencia.

Zona Saturada o Zona de Corrientes Constantes Cuando vDS aumenta por encima de vP, la corriente iD aumenta mas lentamente debido al estrangulamiento del canal ocasionado por la unin de las dos barreras de potencial correspondiente a cada unin PN o NP. Sin embargo, el aumento de vDS mantiene la corriente iD en un valor constante. La zona en la cual iD es constante se conoce como zona de saturacin y la zona til para el uso del dispositivo como amplificador de seales. La zona de saturacin est limitada en cuanto a voltaje por: vP

El Transistor FET 5/11 4.2. Curva de Transferencia 4.2. Curva de Transferencia La curva de transferencia (Figura 6) se obtiene a partir de las variaciones de ID con respecto a VGS, en la zona de saturacin. Esta variacin de ID con respecto a VGS para un VDS constante no es lineal y se expresa matemticamente como:

La curva de transferencia (Figura 6) se obtiene a partir de las variaciones de I

D con respecto a VGS, en la zona de saturacin. Esta variacin de ID con respecto a VGS para un VDS constante no es lineal y se expresa matemticamente como:

ctteVPO

GSDSSD

DS

VV

II=

=

2

1

Esta expresin se conoce como Ecuacin de Transferencia y permite obtener ID en la zona de saturacin para cualquier valor de VGS, conociendo previamente IDSS y VPO los cuales son generalmente dados por el fabricante.

iD(mA)

VGS(V)-VPO

IDSS

Figura 6 5. Circuitos de Polarizacin El circuito de polarizacin se utiliza para ubicar al FET dentro de la zona de saturacin de la curva de salida. Para lograr esta ubicacin es necesario polarizar las uniones PN inversamente y as tambin lograr IG=0, manteniendo elevada la impedancia de entrada del FET. Un circuito de polarizacin es un circuito de c.c. resistencias y el transistor. 5.1. Tipos de Circuitos de Polarizacin Entre los circuitos de polarizacin para el FET se tienen

Circuito de Polarizacin Fija Circuito de Polarizacin por Divisor de Voltaje Circuito de Autopolarizacin

El anlisis de estos circuitos involucra dos pasos bsico 1. Identificacin de la entrada y la salida del circuito.

Electrnica formado por: fuentes de c.c.,

:

s:

El Transistor FET 6/11 2. Obtencin de las ecuaciones tanto para la entrada como para la salida del circuito. Al igual que para el BJT, existen tres configuraciones del FET para su uso como amplificador, las cuales por analoga con el BJT se muestran en la tabla 1:

Tabla 1. Analoga en las configuraciones del FET y BJT

FET BJT Surtidor Comn Emisor Comn

Drenador Comn Colector Comn Compuerta Comn Base Comn

En base a un FET canal N en configuracin Surtidor Comn, se analizan aqu los circuitos de polarizacin, aunque cada configuracin tiene su propio circuito de polarizacin. 5.1.1. Circuito de Polarizacin Fija El circuito bsico de polarizacin fija se muestra en la figura 7:

IG

RG

VGG

G D

S

+VDD

RD

(a)

IG

I

ID VGS

VDS

RD

ID VDD RG

VGG

(b)

Figura 7

Circuito de Entrada (Malla I):

0=++ GSGGGG VIRV , 0=GI 0=GG IR RG equivale a una resistencia en corto, as: 0=+ GSGG VV , de donde se obtiene la ecuacin de entrada:

GGGS VV = El equivalente del circuito de entrada se muestra en la figura 8. Debido a que VGG es una fuente de c.c. de valor fijo, VGG fija al voltaje VGS y es por esta razn que a este circuito de polarizacin se le identifica como circuito de polarizacin fija.

Electrnica

El Transistor FET 7/11

VGGVGS

VDS

RD

VDDIDSSVPO

ID

Figura 8 Figura 8

Circuito de Salida (Malla II):Circuito de Salida (Malla II): Recorriendo la malla II se obtiene: 0=++ DSDDDD VIRV , de donde la ecuacin de salida es:

DDDSDD IRVV +=

El valor de ID en el punto de reposo (IDQ) se puede determinar grficamente a partir de la curva de transferencia o a travs de la Ecuacin de Transferencia. Grficamente:

Se grafica la ecuacin de entrada sobre la curva de transferencia y la interseccin corresponde al valor de IDQ. La figura 9 ilustra este caso. iD(mA)

VGS(V) -VPO

IDSS

IDQ

-VGG

Ec. de Entrada

Curva de Transferencia

Figura 9

La curva de transferencia puede hacerse para diferentes valores de VGS sobre la ecuacin de transferencia, es decir esta se puede graficar con apenas tres puntos: 1. Corte con el eje iD IDSS2. Corte con el eje VGS VPO 3. Si 2/POGS VV = 4/DSSD II =

Electrnica

El Transistor FET 8/11 Matemticamente: Se sustituye el valor de sobre la ecuacin de transferencia y se obtiene directamente el valor de I

GGGS VV =DQ.

Otras relaciones tiles en el anlisis de estos circuitos de polarizacin son:

SDDS VVV = y SGGS VVV = Como VS=0 y asi: y DSD VV = GSG VV = . 5.1.2. Circuito de Polarizacin por Divisor de Voltaje El circuito bsico para este tipo de polarizacin se observa en la figura 10.

+VDD

RD

RS

R2

R1

VDD

ID IG=0

VGS

VDS

RD

RS

R2

R1 VDD

IR1

IR2I

II

VG

Figura 10 Como IG=0 entonces IR1=IR2, y del circuito final en la figura 10 se tiene:

2121 RR

VII DDRR +== y 211

RRVRV DDG +=

ID IG

VGSVDS

RD

Esto permite redibujar el esquema del circuito de la figura 10 y el resultado se muestra en la figura 11.

RS

VG VDDII

I

Figura 11

Electrnica

El Transistor FET 9/11 Circuito de Entrada (Malla I):

0=++ SSGSG IRVV como DS II = , la ecuacin del circuito de entrada se escribe como:

DSGSG IRVV += Circuito de Salida (Malla II):

0=+++ SSDSDDDD IRVIRV como DS II = , la ecuacin del circuito de salida se escribe como:

)( SDDDSDD RRIVV ++= Para obtener el valor de IDQ, se grafica la ecuacin de entrada sobre la curva de transferencia y la interseccin de la ecuacin de entrada con la curva corresponde al par (VGSQ,IDQ). La figura 12 refiere este caso. iD(mA)

VGS(V)-VPO

IDSS

IDQ

-VGSQ

Ec. de Entrada

Curva de Transferencia

VG/RS

VG Figura 12

El aumento de RS disminuye ID hacindola menos estable y hace que VGS sea mas negativo. 5.1.3. Circuito de Autopolarizacin Este circuito elimina las fuentes para el circuito de entrada y el voltaje de control VGS es determinado por la resistencia RS. La figura 13 muestra el circuito bsico.

IG

RG RS

G D

+VDD

S

RD

(a)

IG

I

ID VGS

VDS

RD

ID VDD

RG RS

(b) Figura 13

Electrnica

El Transistor FET 10/11 Como IG=0, RG acta como cortocircuito con lo que el circuito de autopolarizacin se muestra ahora como el esquema de la figura 14.

IG = 0

I ID

VGS

VDS

RD

ID VDD RS

Figura 14

Circuito de Entrada (Malla I):

0=+ SSGS IRV , como , la ecuacin del circuito de entrada o ecuacin de autopolarizacin se escribe como:

DS II =

DSGS IRV =

VGS es funcin de ID por lo cual VGS no es fijo. Circuito de Salida (Malla II):

0=+++ SSDSDDDD IRVIRV como DS II = , la ecuacin del circuito de salida se escribe como:

)( SDDDSDD RRIVV ++= Para obtener IDQ se sustituye el valor de VGS dado por la ecuacin de entrada sobre la ecuacin de transferencia y se soluciona el sistema para hallar el punto Q. Grficamente, se hace la interseccin de la recta de autopolarizacin sobre la curva de transferencia y la interseccin corresponde al par (VGSQ,IDQ). Ver figura 15. Para graficar la recta de autopolarizacin DSGS IRV = se obtienen los cortes con los ejes:

Si VGS=0 ID=0 Punto1(0,0) Si ID=0 VGS=0 El segundo punto se obtiene para 2DSSD II = sustituyndolo en la ecuacin de recta

de autopolarizacin V , con lo que el punto resultante es: . (I

2/DSSSGS IR=)( 2/,2/2 DSSDSSS IIRPunto DSS es un valor suministrado en la hoja de datos del FET).

Electrnica

El Transistor FET 11/11

VGS(V) -VPO

IDQ

-VGSQ

Ec. de Entrada

Curva de Transferencia

IDSS

iD(mA)

IDSS/2

-RSIDSS/2

Figura 15

Con IDQ sobre la ecuacin de salida o ecuacin de recta de carga d.c. se obtiene el valor de VDSQ.

Electrnica