Tesis Master J Chavarria

242
Departamento de Ingeniería Electrónica Diseño e Implementación de un Inversor Multinivel para Sistemas Fotovoltaicos Conectados a Red. Alumno: Javier Chavarría Roé Director: Domingo Biel Solé. Barcelona, curso 2009 - 2010

Transcript of Tesis Master J Chavarria

Page 1: Tesis Master J Chavarria

Departamento de Ingeniería Electrónica

Diseño e Implementación de un Inversor

Multinivel para Sistemas Fotovoltaicos

Conectados a Red.

Alumno: Javier Chavarría Roé

Director: Domingo Biel Solé.

Barcelona, curso 2009 - 2010

Page 2: Tesis Master J Chavarria
Page 3: Tesis Master J Chavarria

TÍTULO: Diseño e Implementación de un Inversor Multinivel para Sistemas Fotovoltaicos Conectados a Red.

APELLIDOS: Chavarría Roé. OMBRE: Javier.

TITULACIÓ: Máster en Electrónica.

DIRECTOR: Domingo Biel Solé.

DEPARTAMETO: Ingeniería Electrónica.

CALIFICACIÓ DE LA TESIS DE MASTER

TRIBUAL

PRESIDETE

Francesc Guinjoan Gispert

SECRETARIO

Domingo Biel Solé

VOCAL

Fernando Silva Martínez

FECHA DE LECTURA: _____ de ____________ de 2010.

Este proyecto considera aspectos medioambientales: Si No

Xavi
Rectángulo
Xavi
Rectángulo
Page 4: Tesis Master J Chavarria

A mi abuelo Joaquín y a mi bisabuelo.

Allí donde estéis os quiero dar las gracias

por todas las veces que he pedido ayuda

y me la habéis concedido, así como por

haberme guiado tanto en mis estudios

como en mi vida personal. Habéis sido mi

referencia e ideal a seguir dándome

fuerzas para llegar hasta el día de hoy.

Siempre estaréis en mi recuerdo.

Javier.

Page 5: Tesis Master J Chavarria
Page 6: Tesis Master J Chavarria

Agradecimientos

No puedo presentar este proyecto sin antes dar las gracias a todas las personas

que me rodean y me han apoyado durante todos estos años de estudios. Por ello, quiero

agradecer a mis tutores Domingo Biel y Francesc Guinjoan su dedicación, ayuda y

consejos los cuales me han servido tanto para llevar a cabo la tesis como para poder

tomar decisiones a nivel profesional y personal. Ellos, no solo me han formado como

ingeniero sino que también me han tratado como un amigo inculcándome valores y

criterios que me acompañarán a lo largo de mi vida.

También debo agradecer a Carlos Meza y Juan José +egroni su amabilidad y

tiempo de dedicación al inicio del proyecto, para darme las indicaciones necesarias a

seguir, así como para transferirme toda la información previa procedente de sus tesis

doctorales la cual ha servido de referencia para el desarrollo de este proyecto.

No debo pasar por alto a las personas que de forma desinteresada han

contribuido en pequeños detalles de la tesis, pero no por ello menos importantes. Así,

dar las gracias a Rafael Ramos por sus indicaciones técnicas en cuanto a programación

de la FPGA, a Jordi Mádrenas por facilitarme el programa de compilación y

simulación que se necesitaba para trabajar en el laboratorio. También al personal del

IOC por su amabilidad y paciencia durante el inicio del proyecto y el traslado de

equipos.

Finalmente, a mi esposa, a mis padres y a mi hermano, no tengo palabras para

agradecerles toda la ayuda, paciencia, cariño y dedicación que han tenido durante cada

segundo de mi vida. Gracias a su comprensión y apoyo he podido llegar hasta la

culminación de la Ingeniería Superior y del Master en Electrónica, cosa que no me

habría sido posible sin ellos.

Page 7: Tesis Master J Chavarria
Page 8: Tesis Master J Chavarria

ÍNDICE

CAPÍTULO 1

Energías Renovables: Inversores Fotovoltaicos Conectados a Red.

1.1 Energías renovables: Introducción………………..……………………… 1-4

1.2 La energía solar fotovoltaica……………………...……………………… 1-5

1.3 Generadores fotovoltaicos………………………...……………………… 1-6

1.3.1 La célula solar………………………………………………………… 1-6

1.3.2 El panel fotovoltaico……………………..…………………………… 1-8

1.3.3 Agrupación de paneles fotovoltaicos….……………………………… 1-9

1.4 El sistema procesador de potencia….…….……...……………………… 1-11

1.5 Planteamiento del trabajo y antecedentes….……...……………………… 1-12

1.5.1 Elección de la arquitectura inversora….……………………………… 1-12

1.5.2 Definición de la estrategia de control………………………………… 1-15

1.5.3 Objetivos……………………………………………………………… 1-16

CAPÍTULO 2.

Definición Teórica de las Etapas Inversoras y del Sistema de Control.

2.1 Modelo y sistema de control del Inversor Central……………………… 2-4

2.1.1 Modelado del sistema a partir del concepto de balance energético… 2-7

2.1.1.1 Modelo del sistema inversor central promediado en un periodo de

red………………………………………………………………… 2-9

2.1.1.2 Modelo discreto del panel fotovoltaico……………………………. 2-11

2.1.1.3 Modelo lineal discreto del sistema inversor……………………… 2-13

2.1.2 Diseño del sistema de control para el Inversor Central……………… 2-15

2.1.2.1 MPPT………………………………………………………………. 2-16

2.1.2.2 Diseño del lazo de control externo……………………………….... 2-17

2.1.2.3 Diseño del lazo de control interno…………………………………. 2-21

2.1.2.3.1 Controlador Proporcional Resonante………………………… 2-21

2.1.2.3.2 Modulación para el control de los Mosfets…………………… 2-26

2.2 Modelo y sistema de control del Inversor Multinivel de n etapas……… 2-28

2.2.1 Modelado del inversor multinivel a partir del concepto de balance

energético……………………………………………………………. 2-32

2.2.1.1 Modelo del inversor multinivel promediado en un periodo de red... 2-34

2.2.1.2 Modelo discreto de los conjuntos fotovoltaicos independientes…. 2-35

2.2.1.3 Modelo lineal discreto del sistema inversor multinivel…………… 2-37

Page 9: Tesis Master J Chavarria

2.2.2 Diseño del sistema de control para el inversor multinivel linealizado

mediante el concepto de balance energético………………………… 2-41

2.2.2.1 Diseño del lazo de control externo………………………………… 2-43

2.2.2.2 Diseño del lazo de control interno…………………………………. 2-44

2.2.2.2.1 Controlador Proporcional Resonante…………………………. 2-44

2.2.2.2.2 Modulación para el control de los Mosfets…………………… 2-45

2.2.2.2.2.1 Modulación PS-PWM……………………………………... 2-46

2.2.2.2.2.2 Modulación PD-PWM…………………………………….. 2-48

CAPÍTULO 3

Ejemplo de Diseño y Simulación de un Inversor Central y de un Inversor Multinivel.

3.1 Ejemplo de diseño de un Inversor Central………...……………………… 3-4

3.1.1 Diseño del controlador del lazo externo...……………………………. 3-7

3.1.2 Diseño del controlador del lazo interno....……………………………. 3-10

3.1.3 Validación del diseño mediante simulación…..………………………. 3-15

3.2 Ejemplo de diseño de un Inversor Multinivel…...……………………… 3-23

3.2.1 Diseño del controlador del lazo externo...……………………………. 3-24

3.2.2 Diseño del controlador del lazo interno....……………………………. 3-27

3.2.3 Validación del diseño mediante simulación…..………………………. 3-28

3.2.3.1 Simulación del inversor multinivel en estado estacionario………... 3-32

3.2.3.2 Simulación del inversor multinivel en régimen transitorio………... 3-38

3.2.3.2.1 Transitorios debidos a cambios de irradiancia………………... 3-38

3.2.3.2.2 Seguimiento del algoritmo MPPT…………………………….. 3-43

CAPÍTULO 4

Implementación del Inversor Multinivel y del Sistema de Control.

4.1 Diagrama de bloques del inversor multinivel….…………………………. 4-4

4.2 Descripción hardware del sistema………….….…………………………. 4-5

4.2.1 Simulador del panel fotovoltaico e interfaz de control……………….. 4-5

4.2.2 Equipos de alimentación y adquisición de resultados………………… 4-8

4.2.3 Etapas inversoras……………………………………………………… 4-10

4.2.4 El inductor…………………………………………………………….. 4-17

4.2.5 Módulo de conexión a la red eléctrica………………………………... 4-17

4.2.6 Sensado de las variables de estado……………………………………. 4-21

4.2.6.1 Tensión en bornes del panel fotovoltaico………………………...... 4-21

4.2.6.2 Tensión de red……………………………………………………... 4-24

4.2.6.3 Corriente inyectada a la red………………………………………... 4-24

Page 10: Tesis Master J Chavarria

4.2.7 Hardware complementario……………………………………………. 4-26

4.2.7.1 Generador de pulsos para sincronismo con la red…………………. 4-27

4.2.7.2 Generador de corriente de referencia……………………………… 4-27

4.2.7.3 Cálculo de la señal de error………………………………………... 4-29

4.2.7.4 Conversión A/D de las señales…………………………………….. 4-30

4.2.7.4.1 Convertidor A/D paralelo de 12 bits (AD9225)………………. 4-30

4.2.7.4.2 Convertidor A/D serie de 12 bits (ADCS7476MSPS)………... 4-33

4.2.7.5 Conversión D/A de las señales…………………………………….. 4-34

4.2.7.5.1 Convertidor D/A paralelo……………………………………... 4-34

4.2.7.5.2 Convertidor D/A serie………………………………………… 4-34

4.2.8 Placa de evaluación Spartan-3 FPGA……………………………… 4-35

4.2.9 Configuración de la masa del sistema……………………………… 4-47

4.2.10 Montaje hardware completo………………………………………… 4-48

4.3 Implementación del código de control en la FPGA……………………… 4-49

4.3.1 Diagrama de bloques del sistema de control………………………….. 4-49

4.3.2 Definición de los bloques del control………………………………… 4-52

4.3.2.1 Sistema de generación de las señales de reloj……………………... 4-52

4.3.2.2 Detector de ciclo de red……………………………………………. 4-53

4.3.2.3 Lazo de control externo……………………………………………. 4-53

4.3.2.4 Lazo de control interno…………………………………………….. 4-54

4.3.2.4.1 Diseño del filtro resonante……………………………………. 4-55

4.3.2.4.2 Diseño del divisor……………………………………………... 4-57

4.3.2.5 Modulación………………………………………………………… 4-59

4.3.2.5.1 Modulación PS-PWM………………………………………… 4-59

4.3.2.5.2 Modulación PD-PWM………………………………………… 4-61

4.3.2.6 Control de la utilidad para la conexión a red………………………. 4-62

4.3.2.7 Ajuste de la tensión de referencia………………………………….. 4-63

4.4 Presupuesto……………………………………………………………….. 4-65

CAPÍTULO 5

Resultados Experimentales del Inversor Multinivel.

5.1 Configuración del inversor multinivel……………………………………. 5-4

5.1.1 Definición de los conjuntos fotovoltaicos.……………………………. 5-4

5.1.2 Definición de los parámetros de los controladores…………………… 5-4

5.2 Resultados experimentales……………………………………………….. 5-8

5.2.1 Arranque del sistema………………………………………………….. 5-8

5.2.2 Funcionamiento en régimen estacionario…………………………….. 5-11

5.2.2.1 Variación de la irradiancia………………………………………… 5-19

5.2.2.2 Variación de la tensión de referencia..…………………………… 5-28

Page 11: Tesis Master J Chavarria

5.2.3 Funcionamiento en régimen transitorio...…………………………….. 5-32

5.2.3.1 Variaciónes de la irradiancia……………………………………… 5-32

5.2.3.2 Transiciones de la tensión de referencia…………………………… 5-36

CAPÍTULO 6

Conclusiones y Futuras Líneas de Investigación.

6.1 Conclusiones……………………………………………………………… 6-3

6.2 Futuras líneas de investigación………….………...……………………… 6-5

CAPÍTULO 7

Bibliografía.

7.1 Tesis Doctorales……………………………………..…………………… 7-3

7.2 Proyectos Fin de Carrera..…………………………..…………………… 7-3

7.3 Artículos y publicaciones.…………………………..…………………… 7-3

7.4 Normativas…………………………………………..…………………… 7-5

7.5 Libros………………………………………………..…………………… 7-6

7.6 Datasheets……..……………………………………..…………………… 7-6

Page 12: Tesis Master J Chavarria

Capítulo 1 _ E ERGÍAS RE OVABLES: Inversores Fotovoltaicos Conectados a Red.

1-1

CAPÍTULO 1

Energías Renovables:

Inversores Fotovoltaicos Conectados a Red.

Page 13: Tesis Master J Chavarria

Capítulo 1 _ E ERGÍAS RE OVABLES: Inversores Fotovoltaicos Conectados a Red.

1-2

Page 14: Tesis Master J Chavarria

Capítulo 1 _ E ERGÍAS RE OVABLES: Inversores Fotovoltaicos Conectados a Red.

1-3

Resumen

Se presenta a continuación una breve descripción de las energías renovables existentes

y de su potencial como recursos energéticos. De este amplio conjunto, se escoge la

energía solar fotovoltaica.

Sin profundizar, se mencionan algunas regulaciones que deben cumplirse a nivel

estatal y las expectativas que hay fijadas. De estas leyes y de las ayudas que se ofrezcan

al sector, depende en gran medida la futura evolución de la tecnología.

Los paneles fotovoltaicos son los principales elementos de estas instalaciones, por lo

cual se describe su funcionamiento. Estos paneles se agrupan en conjuntos formando el

generador fotovoltaico o “array” y precisan de una o varias etapas de potencia que

permitan convertir adecuadamente la energía generada para su posterior utilización.

Estas etapas se conocen con el nombre de sistemas procesadores de potencia.

Se muestran diferentes opciones para implementar el sistema procesador de potencia.

De entre todas ellas se elige la estructura llamada “Inversor Multinivel” la cual será

objeto de estudio en esta tesis.

Finalmente se plantean los objetivos de este trabajo y se describe la estructura que se

sigue para presentar los resultados obtenidos.

Page 15: Tesis Master J Chavarria

Capítulo 1 _ E ERGÍAS RE OVABLES: Inversores Fotovoltaicos Conectados a Red.

1-4

1.1. Energías renovables: Introducción.

El consumo masivo de recursos energéticos de origen fósil, agotables y contaminantes

plantea el problema de encontrar nuevas fuentes de energía que sustituyan al carbón, al

petróleo, al gas natural y al uranio cuando se agoten los yacimientos actuales y los que

se puedan encontrar en el futuro.

Las nuevas fuentes de energía deben ser renovables y no contaminantes para evitar los

inconvenientes del actual modelo de consumo energético y poder alcanzar el

cumplimiento del Protocolo de Kyoto. Además, es interesante que su tecnología permita

ubicarlas en cualquier lugar sin necesidad de desarrollar grandes infraestructuras.

La mayoría de las energías renovables más utilizadas derivan de forma directa o

indirecta de la actividad solar. Se pueden listar a modo de ejemplo:

- Solar (fotovoltaica y térmica).

- Eólica.

- Hidráulica.

- Biomasa

La definición de las energías renovables se puede entender como aquellas que permiten

satisfacer las necesidades energéticas presentes sin poner en compromiso las

necesidades de energía de las generaciones futuras y de los países en desarrollo.

Todas estas energías renovables, cuentan actualmente con el apoyo de políticas y

decretos que tratan de favorecer y regular la expansión en el territorio. Muestra de ello

se puede encontrar en el Plan de Energías Renovables en España para el periodo 2005 –

2010 y su posterior ampliación para el periodo 2010 – 2020. En una primera estimación,

la aportación de las energías renovables para el año 2020 se calcula alrededor del 22.7%

del consumo final bruto de energía y un 42.3% de la generación eléctrica.

Actualmente, el origen de la electricidad producida en España se puede resumir

mediante la siguiente tabla:

Origen Mezcla de producción en el

sistema eléctrico español

Renovables 27.9 %

Cogeneración de Alta Eficiencia 2.3 %

Cogeneración 9.3 %

CC Gas Natural 27.3 %

Carbón 12.1 %

Fuel/Gas 0.7 %

Nuclear 19.3 %

Otras 1.1 %

(*) Datos facilitados por Endesa en la facturación de la electricidad a fecha 14 de Mayo del 2010.

Tabla 1.1. Mezcla de producción en el sistema eléctrico español durante 2009.

Page 16: Tesis Master J Chavarria

Capítulo 1 _ E ERGÍAS RE OVABLES: Inversores Fotovoltaicos Conectados a Red.

1-5

1.2. La energía solar fotovoltaica.

La energía solar fotovoltaica es la que utiliza el efecto fotovoltaico para generar energía,

mediante el flujo de electrones que genera un material semiconductor al incidir la luz

sobre él. Este tipo de generación de electricidad es especialmente útil en lugares

aislados a los que no llega la electricidad. Sin embargo, su expansión como fuente de

generación de energía para la red eléctrica ha sido muy rápido durante los últimos años,

especialmente en países como Alemania.

En España, debido a los favorables niveles medios de irradiancia solar y a los incentivos

económicos del gobierno, la producción de energía solar fotovoltaica ha crecido

rápidamente, tanto, que ha sido necesaria una actualización de las retribuciones.

El RD661/2007 [N.2] fijaba unas primas para la producción de energía eléctrica en

régimen especial (conexión a la red eléctrica) de:

Tabla 1.2. Primas para la producción de energía solar fotovoltaica RD661/2007.

Observando la evolución y en base a las expectativas fijadas en [N.4] y [N.5], el

gobierno modifica las primas mediante el RD1578/2008 [N.1]. Dicha modificación

reduce los incentivos en base a la premisa “una retribución excesiva podría repercutir de

manera significativa en los costes del sistema eléctrico y desincentivaría la apuesta por

la investigación y el desarrollo, disminuyendo las excelentes prespectivas a medio y

largo plazo para esta tecnología”. La tarifa vigente queda fijada en las cuantías que se

muestran en la siguiente tabla:

Tabla 1.3. Primas para la producción de energía solar fotovoltaica RD1578/2008.

Por consiguiente, sigue siendo de gran importancia el esfuerzo en investigación para

optimizar el rendimiento del sistema y reducir el coste de los elementos de la cadena de

captación y conversión de energía.

Page 17: Tesis Master J Chavarria

Capítulo 1 _ E ERGÍAS RE OVABLES: Inversores Fotovoltaicos Conectados a Red.

1-6

1.3. Generadores fotovoltaicos.

1.3.1. La célula solar.

La célula solar es el elemento que convierte la energía procedente del Sol en forma de

fotones en energía eléctrica. Están formadas, básicamente, de una unión p-n fabricada

en un material semiconductor. El modelo circuital se representa en la siguiente figura:

Figura 1.1. Modelo circuital de la célula solar y curva característica.

Donde:

Igc es la corriente inducida por la luz incidente y, por tanto, depende de la irradiancia

(G) y de la temperatura (T).

ID es la corriente a través del diodo formado por la unión p-n de la célula.

Rs es una resistencia interna de la célula y se debe a la malla de metalización, a la

resistencia de los contactos y a la resistencia del propio semiconductor con el que se ha

fabricado.

Rp tiene su origen en imperfecciones de la calidad de la unión p-n que constituye la

célula y es responsable de la existencia de fugas de corriente.

El modelo de la célula se representa de forma simplificada, considerando nulas las

resistencias Rs y Rp, mediante la ecuación:

p

sPVPVV

Riv

satcgcDgcPVR

RiveIITITGIi t

sPVPV

·1·)(),(

·

·

+−

−−=−=

+

η

−−= 1·· t

PV

V

v

satcgcPV eIIiη ; con ∞→= ps RR ;0

Isc

Voc

0

Iluminación

Oscuridad

Potencia

absorbida

Potencia

cedida

Igc ID

Rs

Rp

iPV

vPV

Page 18: Tesis Master J Chavarria

Capítulo 1 _ E ERGÍAS RE OVABLES: Inversores Fotovoltaicos Conectados a Red.

1-7

Vt es la tensión térmica que se define como:

e

TkVt

·=

k = constante de Boltzmann (1,38·10-23

J/K ).

T = temperatura en grados Kelvins.

e = carga del electrón (1.6·10-19

C)

η es una constante que representa el coeficiente de emisión que varía entre 1 y 2

dependiendo del proceso de fabricación.

Isatc es la corriente de saturación del diodo.

El comportamiento de la célula sometida a diferentes irradiancias y temperaturas se

puede describir mediante la relación corriente-tensión y potencia-tensión:

Figura 1.2. Variación de las curvas características de la célula solar en función de la irradiancia.

Figura 1.3. Variación de las curvas características de la célula solar en función de la temperatura.

La potencia que puede entregar la célula solar aumenta con la irradiancia y cuando

disminuye la temperatura. El punto de máxima potencia varía de posición en función de

las condiciones ambientales y, por tanto, es necesario definir algún sistema que permita

ajustar el punto de trabajo.

0 50 100 150 200 250 300 350 400 450 5000

500

1000

1500

2000

2500

Pote

ncia

[W

]

VPV [V]

15ºC

25ºC

35ºC

45ºC

0 50 100 150 200 250 300 350 400 4500

1

2

3

4

5

6

7

IPV

[A

]

VPV [V]

1000W/m2

800W/m2

500W/m2

0 50 100 150 200 250 300 350 400 4500

500

1000

1500

2000

2500

Pote

ncia

[W

]

VPV [V]

1000W/m2

800W/m2

500W/m2

0 50 100 150 200 250 300 350 400 450 5000

1

2

3

4

5

6

7

IPV

[A

]

VPV [V]

15ºC

25ºC

35ºC

45ºC

Page 19: Tesis Master J Chavarria

Capítulo 1 _ E ERGÍAS RE OVABLES: Inversores Fotovoltaicos Conectados a Red.

1-8

1.3.2. El panel fotovoltaico.

El panel fotovoltaico está formado por la agrupación de células solares en serie y

paralelo hasta obtener los valores de voltaje y corriente deseados. El conjunto se

encapsula de forma que las células solares queden protegidas de la corrosión y la

superficie posterior está totalmente sellada para proteger de la humedad y de daños

mecánicos.

La simbología que se utiliza a lo largo de esta tesis para definir gráficamente el panel

fotovoltaico es:

Figura 1.4. Símbolos utilizados para definir el panel fotovoltaico.

La representación estándar de un panel fotovoltaico viene definida por su característica

corriente-tensión.

Figura 1.5. Característica corriente-tensión de un panel fotovoltaico.

Los puntos más importantes de la curva son la corriente de cortocircuito (Isc), la tensión

en circuito abierto (Voc), los calores de corriente y tensión en el punto de máxima

potencia (Imp, Vmp) y la potencia máxima (Pmp).

A parte de la relación corriente-tensión, es importante tener en cuenta la eficiencia

energética del panel fotovoltaico, es decir, el cociente entre la energía producida por el

dispositivo y la energía incidente que se puede obtener. Este parámetro viene

determinado por el material utilizado a la hora de fabricar las células solares y puede

variar entre el 4% y el 40%.

vPV

iPV

0 100 200 300 400 500 6000

1

2

3

4

5

6

7

Isc

Voc

(Vmp, Imp)

Page 20: Tesis Master J Chavarria

Capítulo 1 _ E ERGÍAS RE OVABLES: Inversores Fotovoltaicos Conectados a Red.

1-9

Figura 1.6. Evolución de la eficiencia a lo largo de los años.

1.3.3. Agrupación de paneles fotovoltaicos.

La interconexión serie-paralelo de paneles fotovoltaicos constituye el generador

fotovoltaico. Es interesante agrupar paneles de características similares y que estén

sometidos a condiciones ambientales idénticas con el fin de maximizar la potencia

generada.

Igual que en el caso de la agrupación de células solares, la agrupación de paneles

permite escalar la curva de potencia y obtener un único punto de máxima potencia igual

a la suma de las máximas potencias de cada panel, siempre y cuando todos ellos sean

iguales y se encuentren en las mismas condiciones de trabajo.

Figura 1.7. Interconexión de paneles fotovoltaicos.

vPV

iPV Diodos de

bloqueo

Diodos

de paso

Page 21: Tesis Master J Chavarria

Capítulo 1 _ E ERGÍAS RE OVABLES: Inversores Fotovoltaicos Conectados a Red.

1-10

Cuando se conectan en paralelo varias ramas de módulos fotovoltaicos, puede darse el

caso que alguna de ellas resulte severamente sombreada o deteriorada, y que la corriente

a través de otra rama derive hacia ésta. Los diodos de bloqueo conectados en serie en

cada una de las ramas en paralelo evitan el paso de corriente en sentido inverso,

aislando las ramas defectuosas.

Los diodos de paso en paralelo con cada módulo se añaden para evitar la pérdida de

potencia del generador cuando uno de los módulos limita la corriente de su serie. En

este caso aparecen máximos locales de potencia en la característica corriente-tensión del

generador. Este fenómeno se observa a partir de los estudios mostrados en [T.1] y se

puede representar mediante la siguiente figura:

v

+ 1000W/m2

400W/m2

100W/m2

Figura 1.8. Aparición de máximos locales de potencia debidos al sombreado de paneles conectados

en serie.

Este fenómeno se puede producir con facilidad cuando se interconectan en serie una

gran cantidad de paneles para alcanzar valores de tensión elevados.

Las situaciones de sombreado parcial o total se intentan solucionar mediante la

incorporación de sistemas de seguimiento que permiten posicionar los diferentes en el

punto donde incide mayor irradiancia. Sin embargo, esto no garantiza una irradiancia

uniforme para todos ellos.

Durante el desarrollo de esta tesis se consideraran tres situaciones de irradiancia:

- Condición estándar de medida: 1000 W/m2.

- Condición nominal de operación: 800 W/m2.

- Condición de sombreado: 500 W/m2.

Page 22: Tesis Master J Chavarria

Capítulo 1 _ E ERGÍAS RE OVABLES: Inversores Fotovoltaicos Conectados a Red.

1-11

1.4. El sistema procesador de potencia.

El sistema procesador de potencia es el elemento encargado de transformar la energía

entregada por el conjunto fotovoltaico y adaptarla a las necesidades de la instalación

eléctrica. Este sistema debe garantizar la máxima extracción de potencia de los

generadores fotovoltaicos y su procesado con máximo rendimiento.

En la siguiente figura se muestra la ubicación del sistema procesador de potencia dentro

de la cadena de conversión de energía:

Figura 1.9. Ubicación del sistema procesador de potencia en la cadena de producción de energía

eléctrica.

Esta tesis se centra en los sistemas procesadores de potencia destinados a la

transferencia de energía a la red eléctrica monofásica. Estos dispositivos se conocen con

el nombre de inversores fotovoltaicos. En la bibliografía, [A.19], [L.6], entre otros, se

pueden encontrar diferentes topologías que se eligen en función de los requisitos

necesarios en cada caso.

En general, un inversor fotovoltaico conectado a red debe ser capaz de:

- Extraer la máxima potencia de los generadores. Se consigue haciendo que el

generador fotovoltaico trabaje en su punto de máxima potencia y garantizando el

seguimiento si éste varía.

Campo paneles fotovoltaicos

Inversor Regulador

Paneles fotovoltaicos

Consumo de corriente

alterna

Acumulador

Red eléctrica

Sistema procesador de potencia

Sistema

procesador de

potencia

Page 23: Tesis Master J Chavarria

Capítulo 1 _ E ERGÍAS RE OVABLES: Inversores Fotovoltaicos Conectados a Red.

1-12

- Reducir las pérdidas de conversión. El sistema debe ser de alto rendimiento

utilizando convertidores de potencia conmutados y reduciendo el número de

etapas de conversión.

- Transferir la potencia a la red. Se realiza mediante la inyección de corriente

alterna a la red. La corriente inyectada debe estar en fase con la tensión, es decir,

el factor de potencia debe ser unitario.

- El contenido armónico de la corriente inyectada debe cumplir las normativas

europeas (EN-61000-3-2, EN-61000-3-4, EN-50081-1, EN-50081-1).

Para conseguir cumplir estos requisitos es indispensable determinar la arquitectura más

adecuada para cada situación y como se agrupan los módulos fotovoltaicos. Además, el

inversor fotovoltaico debe disponer de un sistema de control que permita monitorizar

las variables de estado y actuar convenientemente para mantener el régimen

estacionario del sistema en el punto de máxima potencia.

1.5. Planteamiento del trabajo y antecedentes.

En los siguientes puntos se plantean los objetivos que se pretenden conseguir en este

trabajo y los antecedentes que motivan a su realización. En base a estudios presentados

en tesis previas y en publicaciones, se considera necesaria la implementación en el

laboratorio de una estructura que permita validar experimentalmente los diseños

obtenidos mediante las teorías de control utilizadas.

1.5.1. Elección de la arquitectura inversora.

Una vez descrito el generador fotovoltaico y el procesador de potencia, se plantea en

este punto la elección de una arquitectura inversora que permita transferir a la red la

máxima potencia posible. Para ello se plantean los siguientes puntos:

• El generador fotovoltaico debe estar formado por el menor número de paneles

posible para minimizar los efectos de sombreado parcial y, por consiguiente,

evitar la aparición de varios máximos locales en la curva característica de

potencia.

• Cada generador fotovoltaico debe trabajar en el punto de máxima potencia con

el fin de entregar a la red eléctrica la mayor cantidad de energía posible.

• El inversor fotovoltaico debe tener una buena eficiencia. Para ello, hay que

elegir una estructura que esté formada por el menor número de etapas posible o

bien disponer de estrategias de control que permitan reducir el consumo de

potencia en el inversor.

• La energía generada se debe entregar a la red eléctrica en forma de corriente

alterna y con factor de potencia unitario.

Page 24: Tesis Master J Chavarria

Capítulo 1 _ E ERGÍAS RE OVABLES: Inversores Fotovoltaicos Conectados a Red.

1-13

Se pueden considerar diversas arquitecturas para el sistema inversor:

Inversor central:

Figura 1.10. Arquitectura de un inversor central.

Esta estructura es ampliamente utilizada para sistemas fotovoltaicos conectados a red

por su bajo coste, pues está formada por una única etapa de conversión DC-AC. Sin

embargo, cuando el número de paneles que conforman el generador fotovoltaico crece,

es difícil que todos ellos tengan las mismas condiciones de irradiancia y temperatura. La

diferencia en las condiciones ambientales de los paneles provoca la aparición de

máximos locales de potencia sobre la curva característica y conlleva a la pérdida de

potencia útil a transferir a la red eléctrica, tal y como se muestra en [A.1].

Esta topología solamente se considera en este trabajo como introducción al análisis del

sistema inversor, extrapolándose luego a la arquitectura multinivel.

Arquitectura “AC module”:

Figura 1.11. Arquitectura “AC module”.

>350V

Red eléctrica

(220VRMS)

Red eléctrica

(220VRMS)

Page 25: Tesis Master J Chavarria

Capítulo 1 _ E ERGÍAS RE OVABLES: Inversores Fotovoltaicos Conectados a Red.

1-14

Las arquitecturas que incluyen una etapa de conversión DC-DC para elevar la tensión

de salida del generador fotovoltaico permiten reducir el número de paneles por

generador. Esta reducción favorece la consecución de unos niveles de irradiancia y

temperatura similares en cada conjunto fotovoltaico por separado, minimizando la

aparición de máximos locales. No obstante, es necesario tener una etapa DC-DC para

elevar la tensión y una etapa inversora (DC-AC) para generar la corriente que se inyecta

a la red.

La eficiencia global de este tipo de arquitectura queda penalizada ya que hay que

considerar las pérdidas en cada una de las etapas.

Arquitectura AC-serie:

Figura 1.12. Arquitectura “AC serie”.

La arquitectura AC-serie permite reducir el número de paneles fotovoltaicos en cada

generador. Como requisito de diseño hay que cumplir que la suma de tensiones de

entrada de cada etapa sea mayor que la tensión de la red eléctrica.

La eficiencia global del sistema queda determinada por las pérdidas de cada etapa

inversora de entrada, pero en este caso, solamente hay una etapa por entrada.

Esta estructura inversora permite cumplir los requisitos fijados anteriormente, sin

embargo, es preciso disponer de un sistema de control que permita independizar los

puntos de trabajo de las diferentes etapas, ya que cada una de ellas puede estar sometida

a condiciones ambientales distintas.

Red eléctrica

(220VRMS)

Page 26: Tesis Master J Chavarria

Capítulo 1 _ E ERGÍAS RE OVABLES: Inversores Fotovoltaicos Conectados a Red.

1-15

1.5.2. Definición de la estrategia de control.

La estrategia de control se elegida está basada en los estudios presentados por [T.1],

[A.1], [A.3] y [A.4] donde se describe una estructura inversora multinivel formada por

etapas conectadas en cascada con el fin de elevar la tensión a un valor superior al de la

red. El diagrama de control que se propone se representa en la siguiente figura:

Figura 1.13. Diagrama de control propuesto para la estructura inversora multinivel.

El control de esta configuración se diseña a partir de un modelo discreto lineal basado

en las ecuaciones de balance de energía en un periodo de red. Cada puente completo

está asociado a un algoritmo de búsqueda del punto de máxima potencia (MPPT

“Maximum Power Point Tracking”) y a un bloque de control discreto. Este último debe

generar una señal Kn que es función de la potencia máxima que el generador

fotovoltaico asociado al puente respectivo puede suministrar a la red. A partir de la

suma de señales K1, K2, …, Kn se obtiene el valor de escalado (K) necesario para

Page 27: Tesis Master J Chavarria

Capítulo 1 _ E ERGÍAS RE OVABLES: Inversores Fotovoltaicos Conectados a Red.

1-16

determinar la referencia de la amplitud de corriente que se entrega a la red. El valor de

K es proporcional a la potencia máxima que pueden generar todos los paneles.

El ciclo de trabajo d es procesado por un bloque modulador con el fin de obtener las

señales de control de las diferentes etapas. Según la técnica de modulación aplicada se

consigue que el sistema tenga unas prestaciones u otras.

En [T.1] se plantean dos modulaciones a frecuencia fija:

- “Phase-Shifted Pulse Width Modulation” (PS-PWM): Orientada a disminuir el

rizado de conmutación sobre la corriente inyectada a medida que aumenta el

número de etapas de entrada del inversor multinivel.

- “Phase Dispositon Pulse Width Modulation” (PD-PWM): Permite reducir el

número de conmutaciones en los puentes y así mejorar el rendimiento global del

sistema.

1.5.3. Objetivos.

El objetivo de este trabajo es la implementación de un inversor para sistemas

fotovoltaicos conectados a red, basado en una estructura AC-serie. Esta estructura estará

formada por tres etapas de entrada a las que se conectan tres generadores fotovoltaicos.

Se diseñará el sistema de control de las diferentes etapas de entrada mediante lazos de

control externos que permitan posicionar el punto de trabajo de cada etapa en función

de una consigna. Dicha consigna se fijará externamente emulando la acción de un

algoritmo MPPT.

La energía procedente de los generadores fotovoltaicos ha de ser transferida a la red

eléctrica en forma de corriente alterna, la cual deberá estar en fase con la tensión de red

consiguiendo un factor de potencia unitario. Para ello, se implementará un lazo de

control interno basado en un controlador proporcional-resonante a frecuencia de red

(controlador PR).

Las señales de control que actúan sobre las diferentes etapas de potencia de entrada

deben ser generadas a partir de un bloque modulador basado en los estudios presentados

en [T.1]. Se considerarán dos tipos de modulación a frecuencia fija: “Phase-Shifted

Pulse Width Modulation” (PS-PWM) y “Phase Dispositon Pulse Width Modulation”

(PD-PWM).

Se requiere el análisis de las estrategias de control mediante simulación con

Matlab/Simulink con el objetivo de estudiar diferentes casuísticas y determinar el

comportamiento del sistema.

Los algoritmos de control se implementarán mediante el uso de una FPGA Spartan-3 de

Xilinx y de la circuitería adicional que sea necesaria.

Page 28: Tesis Master J Chavarria

Capítulo 1 _ E ERGÍAS RE OVABLES: Inversores Fotovoltaicos Conectados a Red.

1-17

Al no disponer de generadores fotovoltaicos reales, se propone el uso de tres

emuladores de panel fotovoltaico comerciales (este aspecto limita el número de etapas

de entrada a tres como máximo).

Cuando la implementación del sistema se dé por finalizada, se deben validar los

algoritmos de control propuestos comparando los resultados obtenidos mediante las dos

modulaciones PS y PD.

Con el fin de detallar los pasos seguidos hasta alcanzar los objetivos, se ha dividido el

trabajo en seis capítulos:

- Capítulo 2: Se analizan los sistemas inversores “Inversor Central” y “AC-serie

de n etapas” con el fin de obtener las ecuaciones de funcionamiento del sistema

y determinar la metodología de control. El sistema de control se divide en tres

partes, un MPPT, un lazo de control externo y un lazo de control interno.

Siguiendo los estudios presentados en [T.1], se plantea la metodología de

modulación a frecuencia fija (PS-PWM y PD-PWM) para conseguir que el

inversor AC-serie trabaje en modo multinivel y se independice el punto de

trabajo de las diferentes etapas de entrada.

- Capítulo 3: Se diseñan los parámetros del sistema de control para un inversor

central y para un inversor multinivel. Mediante Matlab/Simulink se verifica el

correcto funcionamiento y se comparan los resultados obtenidos con cada una de

las dos modulaciones presentadas.

- Capítulo 4: En este capítulo se detallan los aspectos relativos a la

implementación del inversor multinivel de tres etapas y del sistema de control.

Se describe el entorno de laboratorio, las herramientas desarrolladas para

controlar los equipos, los circuitos hardware y los bloques de código

programados en una FPGA.

- Capítulo 5: Se calculan los parámetros del sistema de control para el prototipo

implementado en el laboratorio y se presentan los resultados obtenidos durante

la evaluación, comparando las modulaciones PD y PS. Se valida el correcto

funcionamiento del sistema de control sobre una plataforma real.

- Capítulo 6: Se presentan las conclusiones del trabajo y se proponen futuras

ampliaciones.

Page 29: Tesis Master J Chavarria

Capítulo 2 Definición Teórica de las Etapas Inversoras y del Sistema de Control.

2-1

CAPÍTULO 2

Definición Teórica de las Etapas Inversoras y

del Sistema de Control.

Page 30: Tesis Master J Chavarria

Capítulo 2 Definición Teórica de las Etapas Inversoras y del Sistema de Control.

2-2

Page 31: Tesis Master J Chavarria

Capítulo 2 Definición Teórica de las Etapas Inversoras y del Sistema de Control.

2-3

Resumen

En este capítulo se presenta el análisis de los sistemas inversores definidos

anteriormente como candidatos a estudio “Inversor Central” y “AC-serie de n etapas”

tomando especial interés en los casos de dos y tres etapas que posteriormente podrán

ser implementados en el laboratorio. Este análisis obtiene las ecuaciones de

funcionamiento del sistema y, a partir de ellas, determina la metodología de control que

fije el funcionamiento del inversor consiguiendo cumplir dos requisitos básicos:

- Extraer la máxima energía posible de los paneles fotovoltaicos haciendo que el

inversor trabaje en el punto de máxima potencia de la curva del panel.

- Transferir dicha energía a la red eléctrica mediante inyección de corriente con

factor de potencia unitario, es decir, la corriente deberá ser sinusoidal y estar

en fase con la tensión de red.

Para plantear el estudio se divide el capítulo en tres apartados que se corresponden

con cada una de las estructuras inversoras. En estos apartados se describe la

estructura en cuestión y se plantea la metodología de control que se ha dividido en tres

partes, un MPPT, un lazo de control externo y un lazo de control interno.

La metodología presentada para el inversor central es después extrapolada para el

control del inversor multinivel (AC-serie) de dos y tres etapas y se dedica atención a la

inclusión de un bloque modulador utilizado para obtener la señal de control que

mantenga el sistema en el punto de trabajo deseado. Dicho bloque se sitúa en la salida

del lazo de control interno.

Page 32: Tesis Master J Chavarria

Capítulo 2 Definición Teórica de las Etapas Inversoras y del Sistema de Control.

2-4

2.1. Modelo y sistema de control del Inversor Central.

La topología conocida como “Inversor Central” se caracteriza por la utilización de una

sola etapa de potencia que realiza una conversión DC-AC. El hecho de disponer de una

sola etapa hace necesario conectar todos los conjuntos de paneles fotovoltaicos ya sea

en serie o paralelo hasta conseguir la curva de potencia deseada. Dicha curva de

potencia fija las variables de entrada del sistema iPV y vPV (corriente y tensión en bornes

del conjunto fotovoltaico).

La siguiente figura muestra el esquema de esta arquitectura:

Figura 2.1. Inversor central.

Como se puede observar en la figura, la estructura se corresponde con el estudio de una

etapa “Buck” con puente completo de transistores capaz de darnos una señal sinusoidal

de salida a partir de una tensión continua de entrada. La característica reductora en

tensión propia de este tipo de etapas hace que sea necesario conseguir una tensión DC

en bornes del conjunto fotovoltaico (vPV) de valor mayor a la tensión de pico de la red

eléctrica.

Antes de definir las ecuaciones de funcionamiento de la etapa se debe fijar la secuencia

de conmutación de los transistores del puente en H, según se muestra en la tabla 2.1.

u S1 S2 S3 S4 VH

1 OFF ON ON OFF +vPV

0 ON OFF ON OFF 0

0 OFF ON OFF ON 0

-1 ON OFF OFF ON -vPV

Tabla 2.1. Secuencia de conmutación unipolar (tres estados).

Puente en H

Agrupación

de paneles

fotovoltaicos Red eléctrica

220VRMS (50Hz)

iC

C

vg

S1a S3a

S2a S4a

L

iPV idc

vPV vdc

vH

iL

Page 33: Tesis Master J Chavarria

Capítulo 2 Definición Teórica de las Etapas Inversoras y del Sistema de Control.

2-5

A partir de esta secuencia de conmutación se puede ver que el inversor tiene cuatro

topologías distintas:

−=−==

−=−==

LPVdcPVdc

C

gdcgHL

L

iiiidt

dvCi

vvvvdt

diLv

·

·

Figura 2.2. Topología del inversor central para u = 1.

=−==

−=−==

PVdcPVdc

C

ggHL

L

iiidt

dvCi

vvvdt

diLv

·

·

Figura 2.3. Topologías del inversor central para u = 0.

+=−==

−−=−==

LPVdcPVdc

C

gdcgHL

L

iiiidt

dvCi

vvvvdt

diLv

·

·

Figura 2.4. Topología del inversor central para u = -1.

.

S3a

C

vg

S1a

S2a S4a

L

iPV idc

iC

vPV vdc

vH

iL

C

vg

S1a S3a

S2a S4a

L

iPV idc

iC

vPV vdc

vH

iL

C

vg

S1a S3a

S2a S4a

L

iPV idc

iC

vPV vdc

vH

iL

C

vg

S1a S3a

S2a S4a

L

iPV idc

iC

vPV vdc

vH

iL

Page 34: Tesis Master J Chavarria

Capítulo 2 Definición Teórica de las Etapas Inversoras y del Sistema de Control.

2-6

Unificando las diversas topologías en función de la variable de control u se obtiene la

ecuación general que relaciona las variables de estado.

−==

−==

LPVdc

C

gdcL

L

iuidt

dvCi

vvudt

diLv

··

··

A partir de este sistema de ecuaciones queda definido el funcionamiento total del

sistema siendo las variables de entrada la corriente de salida del panel (iPV) y la tensión

en bornes del mismo (vPV = vdc). Sin embargo, el análisis matemático de estas

ecuaciones es de difícil resolución puesto que la corriente entregada por el panel (iPV)

depende, mediante una relación no lineal, de la temperatura, de la irradiancia y de la

tensión en bornes. Si observamos la ecuación presentada a continuación, queda

claramente reflejada la dependencia no lineal entre los diferentes parámetros.

−−=−= 1·)(),(· t

PV

V

v

satcgcDgcPV eIITITGIiη

Donde:

Vt es la tensión térmica que se define como:

e

TkVt

·=

k = constante de Boltzmann (1,38·10-23 J/K ).

T = temperatura en grados Kelvins.

e = carga del electrón (1.6·10-19 C)

η es una constante que representa el coeficiente de emisión que varía entre 1 y 2 dependiendo del proceso de fabricación.

Igc es la corriente inducida por la luz y por tanto depende de la irradiancia (G) y de la

temperatura (T)

ID es la corriente a través del diodo formado por la unión p-n de la célula.

La dificultad analítica del sistema de ecuaciones hace que se plantee en los siguientes

puntos un análisis matemático aproximado y más simple que se basa en el balance de

energía en un ciclo de red para encontrar un modelo lineal que defina el funcionamiento

en régimen dinámico del sistema inversor.

Page 35: Tesis Master J Chavarria

Capítulo 2 Definición Teórica de las Etapas Inversoras y del Sistema de Control.

2-7

2.1.1. Modelado del sistema a partir del concepto de balance energético.

A partir del estudio del balance energético del sistema se pretende simplificar las

ecuaciones de estado y obtener unas ecuaciones que puedan ser evaluadas

matemáticamente. Está metodología de análisis se puede encontrar en diversos trabajos

[A.21], [A.22] donde se utiliza para el diseño de controladores de factor de potencia en

prerreguladores de alta potencia. También podemos encontrar referenciada esta técnica

en el libro “Principles of Power Electronics” [L.5].

Para poder encontrar un modelo del conjunto inversor mediante el balance energético se

deben considerar diversas hipótesis:

1) Balance de energía: se mantendrá la relación entre la potencia de entrada, la potencia almacenada en los elementos reactivos y la potencia de salida.

outinvin PPP +=

Donde:

Pin es la potencia de entrada entregada por la agrupación de paneles

fotovoltaicos.

Pinv es la potencia almacenada en los elementos reactivos del inversor.

Pout es la potencia de salida que se entrega a la red eléctrica.

Desarrollando la expresión se obtiene:

( ) LgLLCdcPVPV ivivivvi ···· ++=

El término vg·iL expresa la potencia entregada a la red (Pout).

Sustituyendo iC y vL por la derivada de las variables de estado:

LgLLdc

dcPVPV ividt

diL

dt

dvCvvi ······ +

+=

Se supone que el sistema es ideal puesto que no se incluyen en la ecuación las

pérdidas (Pperd). Para el caso real, se debería modificar la ecuación incluyéndolas

y por tanto, la potencia inyectada a la red sería menor.

outperdinvin PPPP ++= → ( )perdinvinout PPPP +−=

Page 36: Tesis Master J Chavarria

Capítulo 2 Definición Teórica de las Etapas Inversoras y del Sistema de Control.

2-8

2) Se considera que la tensión de la red y la corriente que se inyecta son sinusoidales y están en fase.

( ) ··sin tAv ggg ω= → para gg f··2πω =

Siendo fg la frecuencia de la red eléctrica que en el caso de Europa es de 50 Hz.

HzT

fg

g 501

==

A partir de la consideración anterior, la corriente inyectada deberá cumplir la

ecuación:

( ) ··sin·· tAKvKi gggL ω==

Siendo K una variable de escalado de amplitud variante en función de la energía

de entrada para que se cumpla la ecuación de balance energético en todo

momento. De este modo, si varía la potencia de entrada, la variable K cambiará

para escalar debidamente la potencia entregada a la red.

La ecuación que se obtiene a partir de la aplicación de estas dos hipótesis es:

( )

ggg

gdcdcPVPV vKvvK

dt

vKdL

dt

dvCvvi ····

····· ++=

( )( ) ( ) ( ) ( )tAKtAtAKdt

tAKdL

dt

dvCvvi gggggg

ggdcdcPVPV ··sin····sin··sin··

··sin····· ωωω

ω++=

( ) ( ) ( )tAKttAKLdt

dvCvvi gggggg

dcdcPVPV ··sin···sin··cos······ 2222 ωωωω ++=

teniendo en cuenta las relaciones trigonométricas siguientes:

( ) ( ) ( )AAA ·cos·sin2·2sin =

( ) ( )2

·2cos1sin2

AA

−=

se obtiene la ecuación general del sistema inversor central.

( ) ( )

−++=

2

··2cos1····2·sin

2

······

2

22 tAKt

AKL

dt

dvCvvi

g

gg

ggdcdcPVPV

ωω

ω

( ) ( )2

··2cos·

2

···2·sin

2

······

2222 tAKAKt

AKL

dt

dvCvvi

ggg

g

ggdcdcPVPV

ωω

ω−++=

Utilizando la teoría de balance energético se ha obtenido una ecuación que describe la

dinámica del sistema y que no depende de la variable de control (u). La información de

la dinámica del panel fotovoltaico sigue existiendo y, por tanto, la no linealidad.

Page 37: Tesis Master J Chavarria

Capítulo 2 Definición Teórica de las Etapas Inversoras y del Sistema de Control.

2-9

Para poder seguir adelante con el análisis de la ecuación se plantean en este momento

dos hipótesis adicionales:

1) Se plantea un estudio discreto de la ecuación del sistema con la finalidad de poder eliminar las componentes sinusoidales de frecuencia doble a la de la red.

2) Será necesario linealizar la ecuación del panel para poder incluirla en el modelo lineal discreto del sistema.

2.1.1.1. Modelo del sistema inversor central promediado en un periodo de red.

El modelo promediado del sistema inversor central se puede obtener considerando la

ecuación de balance energético e integrando en un periodo de red. Para ello es necesario

considerar una nueva hipótesis que se basa en la no variación de la energía entregada

por el conjunto fotovoltaico en un periodo de red y por tanto la variable de

proporcionalidad K(ε) quedará definida dentro del intervalo de muestreo como:

( )( )gTnKK ·1)( −=ε ( )( ) ( )gg TntTn ··1 ≤≤− siendo Tg un periodo de red.

Por tanto:

( )( ) ( )( ) ( ) ··sin··1··1 tATnKvTnKi gggggL ω−=−=

Esta consideración se puede realizar sin grandes problemas puesto que el periodo de red

tiene un tiempo de 0.02 segundos y las variaciones que pueden afectar al panel

fotovoltaico son fenómenos físicos que tienen una constante de tiempo larga.

La ecuación resultante al integrar en un periodo de red se muestra a continuación:

( ) ( )

( )( )[ ] ( )( )

( )( )( )

( )( ) ( )( )

dttATnK

dtATnK

dttATnKL

dtdt

dvCvdtvi

g

g

g

g

g

g

g

g

g

g

Tn

Tn

ggg

Tn

Tn

gg

Tn

Tn

g

ggg

Tn

Tn

dcdc

Tn

Tn

PVPV

·2

··2cos··1·

2

··1

···2·sin2

···1······

·

·1

·1

2

·

·1

22·

·1

·

·1

∫∫

∫∫∫

−−

−−−

−−

−+

−+=

ω

ωω

Evaluando la integral se obtiene:

( )

( ) ( )( ) ( )( )[ ] ( )

( )

( )( )[ ]( )

( )( ) ( )

( )

g

g

g

g

g

g

g

g

Tn

Tng

gggTn

Tn

gg

Tn

Tng

gggg

gdcgdc

Tn

Tn

PVPV

tATnKt

ATnK

tATnKLTnvTnv

Cdtvi

·

·1

·1

2

·

·1

22

22

·

·1

·2

··2sin

2

··1

2

··1

·2

··2cos·

2

···1··1··

2··

−−

−−

−+

+

−−+−−=∫

ω

ω

ω

ωω

Page 38: Tesis Master J Chavarria

Capítulo 2 Definición Teórica de las Etapas Inversoras y del Sistema de Control.

2-10

Simplificando las expresiones y definiendo EPV como la energía entregada por el

conjunto fotovoltaico en un periodo de red:

( ) ( )( ) ( )( )g

gg

gdcgdcPV TATnK

TnvTnvC

E ·2

··1·1··

2

2

22 −+−−=

Los términos de esta ecuación representan la distribución de energía en el sistema tal y

como se describe a continuación:

La energía almacenada en el condensador presente en la entrada del inversor central

será:

( ) ( )( ) ( )( )g

gg

PVgstogsto TATnK

ETnETnE ·2

··1·1·

2−

−=−−

definiendo Esto como:

)(·2

·······)(2

tvC

dvvCdtvdt

dvCdtvitE dc

t

dcdc

t

dcdc

t

dcCsto ==== ∫∫∫∞−∞−∞−

)·(·2

)·(2

gdcgsto TnvC

TnE =

( ) ( )( ) ( )( )g

gg

gdcgdcPV TATnK

TnvTnvC

E ·2

··1·1··

2

2

22 −+−−=

Energía entregada por

el panel fotovoltaico.

Energía almacenada en

el condensador.

Energía entregada a la

red eléctrica.

Page 39: Tesis Master J Chavarria

Capítulo 2 Definición Teórica de las Etapas Inversoras y del Sistema de Control.

2-11

2.1.1.2. Modelo discreto del panel fotovoltaico.

El panel fotovoltaico, tal y como se ha visto en apartados anteriores y en la bibliografía

[A.23], se puede caracterizar en su forma más simple por una fuente de corriente y una

unión p-n (un diodo).

Figura 2.5. Modelo ideal de una célula fotovoltaica.

En base a este modelo simplificado, la ecuación de funcionamiento es:

−−=−= 1·)(),(· t

PV

V

v

satcgcDgcPV eIITITGIiη

Siguiendo la metodología utilizada en el punto 2.1.1.1, donde se obtiene una ecuación

del sistema fotovoltaico en función de la energía, se considera apropiado realizar la

linealización del panel fotovoltaico en función de la energía entregada en un periodo y

no de la corriente. Para ello se modifica la expresión anterior:

( ) ( )

dtveIIdtviE

g

g

t

PVg

g

Tn

Tn

PVV

v

satcgc

Tn

Tn

PVPVPV ··1···

·

·1

·

·

·1

∫∫−−

−−== η

Los términos Igc, Isatc y Vt dependen de las condiciones atmosféricas y de la fabricación

del propio panel fotovoltaico. Tendrán un valor definido pero no se podrá actuar sobre

ellas mediante la acción de control. Su variación temporal tiene una constante de tiempo

mayor que el periodo de red (0.02 sec.).

Sin embargo, el término vPV, si puede ser modificado a través de la acción de control y

depende directamente del punto de trabajo del sistema inversor. Por este motivo, se

linealiza el conjunto fotovoltaico con respecto de esta variable.

Igc

iPV

vPV vPV

iPV

Page 40: Tesis Master J Chavarria

Capítulo 2 Definición Teórica de las Etapas Inversoras y del Sistema de Control.

2-12

Antes de realizar la linealización expresaremos la ecuación en términos de energía:

( ) ( )

dtEC

eIIdtEC

iE

g

g

t

stog

g

Tn

Tn

stoV

EC

satcgc

Tn

Tn

stoPVPV ··2

·1···2

·

·

·1

·

·2

·

·1

∫∫−−

−−== η

( )( )

dteIEC

IIEC

E

g

g

t

stoTn

Tn

V

EC

satcstosatcgcstoPV ····2

·2

·

·1

·

·2

∫−

−+= η

( ) gV

EC

satcstogsatcgcstoPV TeIEC

TIIEC

E t

sto

····2

··2 ·

·2

−+= η

Seguidamente se desarrolla la ecuación anterior mediante series de Taylor y en función

de Esto. La serie de Taylor se define en [L.4] como:

( ) ( ) ( )( ) ( ) ( )( )( ) ( ) ( )axRaxk

afax

afaxafafxf k

kk

,·!

.....·!2

''·'

2+−++−+−+=

donde

( ) ( ) ( )( )∫+−

=x

a

kk

k dttfk

txaxR 1·

!,

es residuo. Para x próximo a a, este error Rk(x,a) es pequeño, es decir, tiende a cero.

Con la finalidad de disponer de una aproximación lineal alrededor del punto de trabajo

(Esto*) solamente interesa la serie de Taylor de primer orden que quedará expresada

como:

( ) ( ) ( )**·* stostoEE

sto

PVstoPVstoPV EE

dE

dEEEEE

stosto

+≈

=

Siguiendo la notación que se presenta en [T.1] se definen las siguientes variables:

( )( )

dtdE

dP

dE

dEmEEE

g

g

stostostosto

Tn

Tn

EEsto

PV

EEsto

PVstoPVPV · ;

·

·1

**** ∫

−==

=

==

La ecuación anterior puede reescribirse de forma compacta como:

( )**· stostoPVPV EEmEE −+≈

Page 41: Tesis Master J Chavarria

Capítulo 2 Definición Teórica de las Etapas Inversoras y del Sistema de Control.

2-13

El valor Epv* se calcula a partir de la expresión de la energía evaluada en el punto de

trabajo:

( ) gV

EC

satcstogsatcgcstoPV TeIEC

TIIEC

E t

sto

····2

··2 ·

·2

***

*

−+= η

Definiendo ( )t

csatcbsatcgcaVC

IC

IIC ·

1·2

;·2

;·2

ηααα ==+= , tendremos:

( )gEE

sto

E

stobstoa

EEsto

PV TdE

eEEd

dE

dEm

stosto

stoc

stosto

···

**

·

==

−=

=

ααα

+−=

*·1··

·2

*

stoc

E

ba

sto

gEe

E

Tm stoc ααα α

2.1.1.3. Modelo lineal discreto del sistema inversor.

La obtención del modelo lineal discreto del sistema inversor se consigue aplicando la

transformada Z al conjunto de ecuaciones obtenidas en los dos puntos anteriores.

( ) ( )( ) ( )( )g

gg

PVgstogsto TATnK

ETnETnE ·2

··1·1·

2−

−=−−

siendo:

( )**· stostoPVPV EEmEE −+≈

Realizando la transformación y utilizando la notación XzX ˆ)( = para las variables

transformadas al dominio Z:

g

g

PVstosto TAzK

EzEE ·2

··ˆˆ·ˆˆ

21

1

−− −=−

g

g

PVsto Tz

AKE

z

zE ·

·2

·ˆˆ1

·ˆ2

−=

( )1·2

··ˆ

1·ˆˆ

2

−−

−=

z

TAK

z

zEE

gg

PVsto

( )( )( )1·2

··ˆ

1·ˆˆ·ˆˆ

2

**

−−

−−+=

z

TAK

z

zEEmEE

gg

stostoPVsto

Page 42: Tesis Master J Chavarria

Capítulo 2 Definición Teórica de las Etapas Inversoras y del Sistema de Control.

2-14

Para finalizar el estudio del modelo y poder mostrar gráficamente el comportamiento

del sistema para su posterior control, se representa el diagrama de bloques en lazo

abierto.

Figura 2.6. Diagrama de bloques del modelo discreto lineal del sistema inversor.

A modo de resumen se puede destacar que se ha obtenido un modelo discreto lineal que

permite la aplicación de técnicas de control sobre el sistema inversor inicial. Se ha

podido encontrar una metodología de cálculo evitando las dificultades analíticas debidas

a las no linealidades del panel.

Sin embargo, se debe resaltar que el modelo tiene validez siempre que se mantenga el

funcionamiento alrededor del punto de trabajo, no considerando por tanto toda la

dinámica del conjunto fotovoltaico (debido a la linealización en series de Taylor de

primer orden). Además, los diferentes algoritmos de control que se apliquen sobre el

sistema para posicionar el punto de trabajo estarán definidos en un intervalo discreto

igual al periodo de red, no contemplándose la dinámica dentro del mismo.

Para llegar a este modelo se ha considerado que la corriente iL que se inyecta a la red es

sinusoidal y está en fase con la red eléctrica. Esta suposición implica que el lazo de

control interno deba ser rápido y garantice la forma de onda y el desfase nulo con la red.

Otra hipótesis que se ha utilizado es que la energía en un periodo de red debe

mantenerse, así, se mantiene el valor de K estable en un periodo y aseguramos la forma

de onda sinusoidal en la corriente inyectada. Es necesario por tanto que el algoritmo de

seguimiento del punto de máxima potencia tenga una dinámica más lenta que el control

de energía almacenada en el condensador.

stoE

*ˆPVE

( )1·2

·2

−z

TA gg

−1z

z

−1z

z

*ˆstoE

K

m

Page 43: Tesis Master J Chavarria

Capítulo 2 Definición Teórica de las Etapas Inversoras y del Sistema de Control.

2-15

2.1.2. Diseño del sistema de control para el Inversor Central.

El sistema inversor, una vez modelado mediante el concepto de balance energético, se

puede analizar y controlar mediante la definición de tres bloques claramente

diferenciados:

a) MPPT: del inglés “Maximum Power Point Tracking” se encarga de definir el valor de la tensión del punto de trabajo para el cual la potencia en bornes del

panel es máxima. Esta información es transferida al lazo de control externo.

b) Lazo externo: tiene la misión de evaluar la energía máxima que puede entregar el conjunto fotovoltaico en un periodo de red considerando el punto de trabajo

indicado por el MPPT. Esta información se debe transferir al lazo interno

validando que ( )( ) ( )gstogsto TnETnE ··1 =− con lo cual toda la energía que genera el

panel fotovoltaico es transferida a la red eléctrica.

c) Lazo interno: se encarga de obtener la señal control que hace conmutar los Mosfets de forma adecuada para conseguir la máxima transferencia de potencia

y la inyección de corriente en la red con factor de potencia unitario (misma

frecuencia y fase que la tensión de red).

Un esquema simplificado de la estructura que se pretende diseñar es el que se muestra

en la siguiente figura:

Figura 2.7. Esquema simplificado de la estructura de control.

Puente en H

iPV

vPV vdc

vH

iL C

vg

S1a S3a

S2a S4a

L

MPPT Vdc

*

Lazo de control

externo

K

Lazo de control

interno

u

Page 44: Tesis Master J Chavarria

Capítulo 2 Definición Teórica de las Etapas Inversoras y del Sistema de Control.

2-16

2.1.2.1. MPPT.

El bloque de control MPPT (“Maximum Power Point Tracking”) se encarga de

monitorizar las variables iPV y vPV con la finalidad de determinar el punto de trabajo del

conjunto fotovoltaico para el cual la potencia en bornes sea máxima.

Se han realizado muchas investigaciones y artículos con la finalidad de perfeccionar el

funcionamiento de estos sistemas y por ello no se considera necesario en esta tesis

volver a profundizar en este apartado del sistema de control. A partir de este momento,

se considerará en todos los casos que el MPPT funciona correctamente y que es capaz

de generar una variable de salida Vdc* la cual indica la tensión de referencia en el punto

de máxima potencia.

Figura 2.8. Algoritmo MPPT en inversores fotovoltaicos.

Cualquier diferencia en la temperatura o la irradiancia sobre la superficie de los paneles,

provoca una modificación de la curva de potencia en bornes del conjunto fotovoltaico y,

por tanto, la variación del punto de máxima potencia. El MPPT tiene la misión de

volver a posicionarse en el nuevo valor máximo de potencia.

0 50 100 150 200 250 300 350 400 450 5000

500

1000

1500

2000

2500

Pote

ncia

[W

]

VPV [V]

Irr 1000

Vdc*

Punto de máxima

potencia.

vPV

Algoritmo

MPPT Vdc*

vdc

iPV

Inversor

y

Sistema de Control

Page 45: Tesis Master J Chavarria

Capítulo 2 Definición Teórica de las Etapas Inversoras y del Sistema de Control.

2-17

2.1.2.2. Diseño del lazo de control externo.

El lazo de control externo tiene la misión de, a partir de la información recibida por el

MPPT, hacer que el sistema se posicione en el punto de trabajo indicado (punto de

máxima potencia).

Este bloque de control no produce una acción directa sobre los Mosfets del puente

inversor y por tanto no puede ejercer una función por sí mismo. Sin embargo, su

función es muy importante dentro del conjunto global del sistema.

A partir de la tensión de referencia (Vdc*) que recibe del bloque MPPT y de la

monitorización de la tensión en bornes del condensador de entrada del puente (vdc = vPV)

ha de ser capaz de extraer la información de cuanta energía está entregando el panel

fotovoltaico e informar al lazo de control interno para que inyecte mayor o menor

corriente según convenga para mantener el punto de trabajo en máxima potencia.

Para conseguir estos objetivos, siguiendo los estudios realizados en [T.1] y [T.2], se

propone incorporar un bloque de control discreto definido como CG el cual recibirá

como entrada la señal de error entre la energía almacenada en el condensador y la que

realmente debería estar almacenada si se encontrara en el punto de máxima potencia. El

diagrama de bloques en lazo abierto presentado en 2.1.1.3 queda, por tanto, modificado

como se muestra a continuación.

Figura 2.9. Diagrama de bloques del sistema de control externo sobre la planta.

Aunque la salida real del bloque de control es la variable ,K se representa el diagrama

de bloques con la salida stoE ya que se debe estudiar la estabilidad del sistema para

validar el margen de trabajo sobre la curva del panel.

CG( )1·2

·2

−z

TA gg

K

stoE

*ˆPVE

−1z

z

−1z

z

*ˆstoE

m

Page 46: Tesis Master J Chavarria

Capítulo 2 Definición Teórica de las Etapas Inversoras y del Sistema de Control.

2-18

La ecuación característica que define el diagrama de bloques en lazo cerrado es:

( )

−+

−−−

−=

1

··ˆ·5.0

1

··ˆˆ

1ˆˆ

2

**

z

TAG

z

zmEE

z

zEE

ggC

stostoPVsto

Si despejamos stoE se llega a la siguiente expresión:

)··ˆ·5.0·(1

)··ˆ·5.0··(ˆ·ˆˆ

2

2**

ggC

ggCstoPV

stoTAGzmz

TAGzmEzEE

+−−

+−=

Como se puede observar, la salida stoE depende de *ˆ

PVE y *ˆ

stoE . Estas dos entradas

pueden variar en cualquier momento ya que dependen de las condiciones ambientales.

Normalmente la variación que se presentará será suave, pero para estudiar una

condición más restrictiva se supone que esta pueda ser abrupta (escalón).

)(·)(**

tuEtE PVPV = →

−=

1ˆˆ **

z

zEE PVPV

)(·)(**

tuEtE stosto = →

−=

1ˆˆ **

z

zEE stosto

Aplicando esta condición sobre la ecuación en lazo cerrado obtenemos:

+−−

+−

−=

)··ˆ·5.0·(1

)··ˆ·5.0··(ˆ·ˆ·

2

2**

ggC

ggCstoPV

stoTAGzmz

TAGzmEzE

z

zE

Con la finalidad de garantizar que el error en estado estacionario sea cero, se debe

incluir en el controlador discreto una acción integral. El bloque más sencillo que

permite obtener esta condición es un control Proporcional Integral (PI).

( )( ) 1

·2·

·2·

·2·

1·2

1··ˆ

+

−+

+=

++=

z

kTk

kTkz

Tkk

z

zTkkG

pgi

pgi

g

ip

gi

pC

que podemos expresar de forma general como:

1·ˆ

−=

z

zGC

αγ

Siendo:

+=

g

ip

Tkkγ y

+

−−=

pgi

pgi

kTk

kTk

·2·

·2· α

Page 47: Tesis Master J Chavarria

Capítulo 2 Definición Teórica de las Etapas Inversoras y del Sistema de Control.

2-19

El control proporcional integral combina las ventajas de la acción proporcional y de la

acción integral; la acción integral elimina el error estacionario, mientras que la acción

proporcional reduce el riesgo de inestabilidad que conlleva la introducción de la propia

acción integral.

Para diseñar el control se debe especificar el valor de dos parámetros γ y α. Siguiendo la técnica de diseño lineal de controladores de tiempo discreto, el cero del controlador α se ubicará lo más cercano a z = 1 con el objetivo de minimizar el efecto desestabilizador

de la acción integral. Por otro lado se ajusta γ para obtener la respuesta transitoria deseada y que el sistema sea estable.

La estabilidad del sistema se puede evaluar mediante la utilización del criterio de Jury.

Para ello, es necesario disponer de la ecuación característica del sistema, la cual se

presenta a continuación:

)··1

··5.0·(1

)··1

··5.0··(ˆ·ˆ

)··ˆ·5.0·(1

)··ˆ·5.0··(ˆ·ˆˆ

2

2**

2

2**

gg

ggstoPV

ggC

ggCstoPV

sto

TAz

zzmz

TAz

zzmEzE

TAGzmz

TAGzmEzEE

−+−−

−+−

=+−−

+−=

αγ

αγ

( ) ( )( )1····5.0)····5.02()1(

····5.0···5.0···ˆ1··ˆˆ

222

222**

++−−+−

−−+−−=

gggg

ggggstoPV

stoTAzTAmzm

TAmTAzzmEzzEE

αγγ

αγγ

Las condiciones para determinar la estabilidad del sistema a partir del criterio de Jury se

aplican sobre el polinomio característico del denominador de la ecuación:

1····5.0)····5.02()1()(222 ++−−+−= gggg TAzTAmzmzP αγγ

Mediante estas condiciones se determina si existen raíces en el plano Z fuera del círculo

de radio unidad, las cuales harían que el sistema fuera inestable.

Condición 1: El coeficiente de término de grado superior debe ser positivo.

0)1( >− m → 1<m

Condición 2: El polinomio característico P(z) evaluado para z = 1 debe ser mayor que

cero.

)1(···5.01····5.0)···5.02()1()1(222 αγαγγ −−=++−−+−= gggggg TATATAmmP

0)( 1 >=zzP → 0)1(···5.02

>−− αγ gg TA

<

<→

0

1)1(Solución

γ

α y

>

>→

0

1)2(Solución

γ

α

Page 48: Tesis Master J Chavarria

Capítulo 2 Definición Teórica de las Etapas Inversoras y del Sistema de Control.

2-20

La solución (2) no es factible ya que α > 1 está fuera del círculo de radio unidad. Condición 3: El polinomio característico P(z) evaluado para z = -1 debe ser mayor que

cero.

)1·(···5.0·241····5.0)1)·(···5.02()1()1(222 αγαγγ ++−=++−−−+−=− gggggg TAmTATAmmP

0)( 1 >−=zzP → )1·(·

)2·(42 α

γ+

−>

gg TA

m

Condición 4: Se debe cumplir que 0aan < , siendo an y a0 el último y el primer

coeficiente, respectivamente, del polinomio P(z):

nazazazP ++= ··)( 12

0

)1(1····5.02

mTA gg −<+αγ

gg TA

m

···5.0

1)1(2α

γ−−

<

gg TA

m

··

·22α

γ−

<

Para simplificar la ecuación y extraer el módulo se debe considerar que:

>→−

<−

−<

→−

<

gggg

gg

gg

TA

m

TA

m

TA

m

TA

m

··

·2

··

·2:)2(

··

·2:)1(

··

·2

22

2

2

αγ

αγ

αγ

αγ

La condición (2) no puede cumplirse ya que en la segunda condición del criterio de Jury

se define γ menor que cero y α positivo y menor que la unidad. Por ello la condición final que se debe cumplir es:

gg TA

m

··

·22α

γ−

<

Las condiciones (3) y (4) se pueden unificar en una expresión agrupada tal y como se

muestra a continuación:

gggg TA

m

TA

m

··

·2

)1·(·

)2·(422 α

γα

−<<

+

Page 49: Tesis Master J Chavarria

Capítulo 2 Definición Teórica de las Etapas Inversoras y del Sistema de Control.

2-21

Las condiciones de diseño del controlador del lazo externo se pueden agrupar en una

tabla resumen:

Condición 1 1<m

Condición 2 1<α ; 0<γ

Condición 3 )1·(·

)2·(42 α

γ+

−>

gg TA

m

Condición 4 gg TA

m

··

·22α

γ−

<

Tabla 2.2. Condiciones de diseño del lazo externo en un inversor central.

Los parámetros de diseño dependen del punto de trabajo en que se encuentre el panel

fotovoltaico. Será por tanto necesario definir el margen de trabajo del conjunto

fotovoltaico y calcular el valor de γ para la condición más restrictiva. Posteriormente se muestra un ejemplo de diseño para unas condiciones determinadas y se definen las

condiciones límite a aplicar.

2.1.2.3. Diseño del lazo de control interno.

2.1.2.3.1. Controlador Proporcional Resonante.

El lazo de control interno, tal y como se ha comentado anteriormente, tiene la misión de

generar la acción de control necesaria que haga conmutar los Mosfets garantizando la

máxima transferencia de energía. Para ello, se necesita un sistema de control que

garantice una corriente inyectada a la red sinusoidal y en fase con la tensión. Además,

debe tener una dinámica rápida que permita validar la hipótesis de diseño utilizada para

el lazo externo, donde se supone que la corriente cumple:

( )( ) ( )( ) ( ) ··sin··1··1 tATnKvTnKi gggggL ω−=−= ( )( ) ( )gg TntTn ··1 ≤≤−

El valor de K es una entrada al sistema de control interno y proviene del lazo externo.

Su valor máximo viene determinado por la ecuación de balance de potencia cuando la

transferencia de energía es máxima:

( )dttAKdtivdtvi

ggg T

gg

T

Lg

T

PVPV ···sin·····

0

22

00

∫∫∫ == ω

( )dttAK

dtAK

dtvi

ggg T

g

g

T

g

T

PVPV ···2·cos2

··

2

···

0

2

0

2

0

∫∫∫ −= ω

g

g

gPVPV TAK

Tvi ·2

···

2

= → 2

··2

g

PVPV

A

viK =

Page 50: Tesis Master J Chavarria

Capítulo 2 Definición Teórica de las Etapas Inversoras y del Sistema de Control.

2-22

Para obtener una corriente sinusoidal en fase con la tensión de la red eléctrica y con una

dinámica de control rápida, suelen utilizarse técnicas de control lineal, aunque también

se pueden utilizar algoritmos no lineales como puede ser control deslizante.

Siguiendo la metodología de control presentada en [T.2], se elige en esta tesis un

control lineal basado en una acción proporcional integral (PI). Concretamente,

proporcional resonante (integrador formado por un filtro resonante a la frecuencia de la

red). Este sistema de control se puede ver descrito en diversos artículos tales como por

ejemplo [A.10] donde se llega incluso a describir la transformación necesaria para la

implementación digital del filtro.

En las siguientes líneas se detallan las ecuaciones matemáticas necesarias para

encontrar una metodología de diseño de los parámetros del control.

Suponiendo que la señal de control sobre el puente inversor en H genera la corriente

deseada y que la modulación utilizada se basa en la comparación de una señal PWM

triangular de frecuencia fija con el ciclo de trabajo, se puede obtener el modelo

promediado.

La ecuación de salida del sistema es:

gHL vv

dt

diL −=·

Siendo vH = µ·vdc donde µ ∈ [-1,1], resultando una relación entre la variable µ y el ciclo de trabajo dada por: d = (1 + µ)/2, donde d ∈ [0,1].

Aplicando la transformada de Laplace a la ecuación anterior se obtiene:

sL

sVsVsI

gH

)()()(

−=

Esta ecuación se puede representar gráficamente en lazo cerrado mediante la estructura

presente en la figura 2.10 donde ya se incluye un bloque de control lineal GL(s) que se

encarga de generar la señal VH(s) para que la corriente entregada a la red siga a una

corriente de referencia ILref.

)(·)( sVKsI gLref =

Figura 2.10. Diagrama de bloques del sistema de control interno.

sL·

1)(sGL

)(sVg

)(sIL)(sILref )(sVH

Page 51: Tesis Master J Chavarria

Capítulo 2 Definición Teórica de las Etapas Inversoras y del Sistema de Control.

2-23

A partir del diagrama de bloques:

( ) gLLLrefL VGIIIsL −−= ··· → L

gLLref

LGsL

VGII

+

−=

·

·

Considerando el valor de vg(t) e ILref(t) en el dominio transformado de Laplace:

( )tAtv ggg ··sin)( ω= → 22

·)(

g

gg

gs

AsV

ω

ω

+=

( )tAKti ggLref ··sin·)( ω= → 22

··)(

g

gg

Lrefs

AKsI

ω

ω

+=

y sustituyendo estas expresiones en la función de transferencia se obtiene:

)()(

··

)·)·((

····2222

sHs

AK

GsLs

AGAKI

g

gg

Lg

ggLgg

L −+

=++

−=

ω

ω

ω

ωω

Donde H(s) se define como:

)·)·((

·····)(

22Lg

gggg

GsLs

AsLAKsH

++

+=

ω

ωω

La corriente de salida IL seguirá a la corriente de referencia ILref sin que haya error en

estado estacionario si:

0)(lim 1 =−

→∞sHL

t

siendo L-1 la transformada inversa de Laplace de la función.

La función H(s) contiene dos polos complementarios e imaginarios puros que en el

dominio temporal se corresponden con la frecuencia de red. El control GL(s) se elige

para cancelar esos dos polos y conseguir una expresión de H(s) que solamente contenga

polos reales negativos.

La ecuación del controlador proporcional resonante escogido es:

22

22

22

····)(

g

igpp

g

ipL

s

sKKsK

s

sKKsG

ω

ω

ω +

++=

++=

Este control garantiza un efecto integral en la frecuencia de red (ωg). A partir de las ecuaciones anteriores se puede obtener la función de transferencia H(s) en función de

los parámetros del control:

2223 ·)··(··

·····)(

gpgip

gggg

KsLKsKsL

AsLAKsH

ωω

ωω

++++

+=

Page 52: Tesis Master J Chavarria

Capítulo 2 Definición Teórica de las Etapas Inversoras y del Sistema de Control.

2-24

La dinámica de la corriente IL queda descrita por la ecuación:

222322 ·)··(··

·····

)(

··

gpgip

gggg

g

gg

LKsLKsKsL

AsLAK

s

AKI

ωω

ωω

ω

ω

++++

+−

+=

En el dominio temporal podemos describir la ecuación anterior como:

( )( ) ( ) ( )tttgggggL eCeCeCAtATnKti

·3

·2

·1

321 ·······sin··1)(αααωω +++−=

siendo:

( )( )

3,2,1 ;··2·`··3

···1123

=⇒+++

−+= n

KKLL

LTnKC

pnign

ng

nαωα

α

y αn representa la raíz del polinomio característico:

2223 ·)··(··)( gpgip KsLKsKsLsP ωω ++++=

La estabilidad del sistema se puede determinar a partir del criterio de Routh-Hurwitz

[L.1], el cual determina el número de raíces de un polinomio que se encuentran en el

semiplano derecho del plano S. Para determinar si el sistema es estable se deben

verificar dos condiciones, una necesaria y otra suficiente:

- Todos los coeficientes del polinomio característico deben existir y ser positivos.

- Todos los coeficientes de la primera columna del algoritmo de formación deben

ser positivos.

Observando el polinomio característico y desarrollando el algoritmo de formación se

obtiene:

s3 L (L·ωg2+Ki)

s2 Kp Kp·ωg2

s1 Ki

s0 Kp·ωg2

Se puede afirmar que si Kp y Ki son positivos, el sistema es estable. El diseño de estos

dos parámetros debe hacerse de modo que la respuesta transitoria sea rápida para validar

la hipótesis de diseño del controlador externo (IL siempre es sinusoidal y en fase con la

red).

Para finalizar el estudio del lazo de control interno hay que resaltar la existencia de una

condición de funcionamiento totalmente necesaria y que viene impuesta por la topología

del puente en H (Buck en puente completo). El no cumplimiento de la condición hará

que todo el estudio realizado hasta este momento no tenga validez y por tanto la

corriente de salida no será la deseada.

Page 53: Tesis Master J Chavarria

Capítulo 2 Definición Teórica de las Etapas Inversoras y del Sistema de Control.

2-25

La topología Buck tiene una característica reductora en tensión. Por tanto, se debe

asegurar que la tensión de entrada o mejor dicho, la tensión vdc en bornes del

condensador sea mayor que la tensión de la red eléctrica. Para ello se ha de tener en

cuenta la relación entre el control y las ecuaciones dinámicas del sistema.

El control puede adquirir los valores µ ∈ [-1, 1]. Teniendo en cuenta que la relación entre entrada, salida y control en un convertidor Buck cumple la ecuación:

1≤=dc

H

v

vµ → g

Ldc v

dt

diLv +≥ ·

que en régimen permanente puede escribirse como:

( ) ( )tAtAKLtv gggggdc ··sin··cos···)( ωωω +≥

aplicando la relación trigonométrica siguiente:

)·sin()·cos()·sin( 22 φ++=+ xBAxBxA ; donde

= −

A

Btg 1φ

se llega a la expresión:

( ) ( )φωω ++≥ tKLAtv gggdc ··sin··1·)(2 y ( )gKLtg ωφ ··1−=

El caso más restrictivo se dará para ( ) 1·sin =+ φω tg :

( )2··1·)( ggdc KLAtv ω+≥

El valor mínimo que puede tomar vdc queda limitado por esta condición. También se

debe considerar que la tensión en bornes del condensador no será totalmente constante

puesto que tendrá una componente periódica procedente de la corriente sinusoidal que

se inyecta a la red. Dicha corriente produce una perturbación ( dcv ) sobre la tensión de

entrada de la etapa Buck (*

dcv ).

( )2*··1·ˆ

ggdcdc KLAvv ω+≥+

Page 54: Tesis Master J Chavarria

Capítulo 2 Definición Teórica de las Etapas Inversoras y del Sistema de Control.

2-26

2.1.2.3.2. Modulación para el control de los Mosfets.

La modulación utilizada para obtener la variable u de control de los Mosfets se basa en

la técnica de modulación por anchura de pulso (PWM) tal y como se muestra en [T.2]

pero sustituyendo en este caso el típico diente de sierra por una portadora triangular. Se

ha considerado el uso de la señal triangula ya que en el caso del inversor multinivel, que

se estudia más adelante, la modulación se realiza con portadoras triangulares.

Se presentan dos sistemas diferentes de obtener la señal de control resultado de la

comparación entre la señal moduladora (ciclo de trabajo obtenido a la salida del filtro

proporcional resonante) y la portadora (señal triangular de frecuencia fija).

1) Múltiples moduladoras:

La portadora es una señal triangular comprendida entre [-1, 1] que se compara con el

ciclo de trabajo obtenido a la salida del control proporcional resonante. Para poder

obtener una secuencia de conmutación unipolar (de tres estados) es necesario generar la

señal inversa del ciclo de trabajo. En el siguiente gráfico se muestra el proceso de

modulación de forma simplificada:

0 0.01 0.02 0.03 0.04 0.05 0.06

-1

-0.5

0

0.5

1

Port

adora

y m

odula

dora

Cicl.trab.

Cicl.trab. inv

Port.

0 0.01 0.02 0.03 0.04 0.05 0.06

-1

-0.5

0

0.5

1

Secuencia

conm

uta

ció

n u

nip

ola

r

Figura 2.11. Modulación mediante múltiples moduladoras.

El ciclo de trabajo se caracteriza por ser sinusoidal y de frecuencia igual a la de la

corriente inyectada (50Hz). Su amplitud queda confinada entre [-1, 1] por la acción de

la portadora.

Page 55: Tesis Master J Chavarria

Capítulo 2 Definición Teórica de las Etapas Inversoras y del Sistema de Control.

2-27

2) Portadora modificada:

Las portadoras son dos señales triangulares comprendidas entre [-1, 0] y [0, 1]

respectivamente. Estas dos señales comparadas con el ciclo de trabajo que se obtiene a

la salida del control PR generan la secuencia de conmutación unipolar.

Se presenta a continuación un ejemplo debidamente escalado en el tiempo para que se

observe con facilidad la generación de la secuencia de control de los transistores del

puente inversor.

0 0.01 0.02 0.03 0.04 0.05 0.06

-1

-0.5

0

0.5

1

Port

adora

y m

odula

dora

Cicl.trab.

Port. 1

Port. 2

0 0.01 0.02 0.03 0.04 0.05 0.06

-1

-0.5

0

0.5

1

Secuencia

conm

uta

ció

n u

nip

ola

r

Figura 2.12. Modulación mediante portadora modificada.

El ciclo de trabajo se caracteriza por ser sinusoidal y de frecuencia igual a la de la

corriente inyectada (50Hz). Su amplitud queda confinada entre [-1, 1] por la acción de

las portadoras.

En la secuencia de control, obtenida mediante esta segunda modulación, se puede

observar un menor número de conmutaciones que en la secuencia de la figura 2.11. Esto

hará que los interruptores del puente en H tengan menor estrés y que las pérdidas

disminuyan.

Page 56: Tesis Master J Chavarria

Capítulo 2 Definición Teórica de las Etapas Inversoras y del Sistema de Control.

2-28

2.2. Modelo y sistema de control del Inversor Multinivel de n etapas.

En el apartado anterior se ha presentado la estructura formada por un inversor central

que se conecta a una única agrupación serie-paralelo de paneles fotovoltaicos y que

inyecta corriente a la red buscando la máxima transferencia de potencia. Esta topología,

ampliamente utilizada por ser de bajo coste, presenta inconvenientes cuando la

agrupación de paneles crece y aparecen problemas de sombreado parcial.

Si el campo fotovoltaico es grande, las condiciones físicas de irradiancia y/o

temperatura sobre cada panel no tienen por qué ser iguales. Incluso pueden existir

paneles de diferentes tecnologías con curvas de potencia muy dispares. En estos casos,

la agrupación serie-paralelo provoca una pérdida de potencia considerable por quedar la

corriente limitada por los paneles que tienen menor capacidad energética.

En el caso de querer inyectar corriente directamente a la red, también aparecen

problemas ya que, con la etapa inversora central, es necesario tener una tensión de

entrada DC que supere los 350V (suponiendo la red eléctrica Europea). Las opciones

para conseguirlo pueden pasar por incrementar el número de paneles agrupados hasta

llegar a la tensión deseada o bien elevar la tensión ya sea mediante una etapa DC-DC

elevadora o utilizando un transformador de salida.

Una de las topologías propuestas para solucionar estos inconvenientes es la “AC-serie”

que se presenta a continuación y que será objetivo de estudio en esta tesis.

Se pretende obtener una estructura modular formada por etapas inversoras centrales

como la estudiada en el punto anterior. La conexión entre las distintas etapas se realiza

de forma serie de modo que vaya aumentando la tensión y así poder conectar a red sin la

necesidad de un transformador elevador en la salida. La conexión serie permite que la

tensión DC de entrada individual en cada etapa no deba necesariamente ser grande, sin

embargo, la suma de tensiones DC de entrada sí deberá ser mayor de 350V para poder

conectar a la red.

Mediante el uso de algoritmos de MPPT individuales y del diseño de un sistema de

control adecuado, se debe garantizar que se extrae la máxima potencia posible de cada

etapa.

La siguiente figura muestra el esquema de esta arquitectura que denominaremos

“inversor multinivel en cascada” siguiendo el estudio presentado por [T.1] en su tesis

doctoral.

Page 57: Tesis Master J Chavarria

Capítulo 2 Definición Teórica de las Etapas Inversoras y del Sistema de Control.

2-29

Figura 2.13. Inversor multinivel (arquitectura AC-serie).

El nombre de inversor multinivel viene dado por el propio funcionamiento de la

estructura. Si se observa la forma de onda de la tensión de salida, vHT, se puede ver que

está formada por la suma de distintos niveles de tensión (k), dependiendo del número

etapas conectadas en serie (n).

1·2 += nk

Puente en H 1

Agrupación de

paneles

fotovoltaicos 1

Red eléctrica

220VRMS (50Hz)

Puente en H i

Agrupación de

paneles

fotovoltaicos i

Puente en H n

Agrupación de

paneles

fotovoltaicos n

vHi

iL

vg

L

S11 S31

S21 S41

S1i S3i

S2i S4i

S1n S3n

S2n S4n

vHn

vHT

vH1

C1

iPV1 idc1

iC1

vPV1 vdc1

Ci

iPVi idci

iCi

vPVi vdci

Cn

iPVn idcn

iCn

vPVn vdcn

Page 58: Tesis Master J Chavarria

Capítulo 2 Definición Teórica de las Etapas Inversoras y del Sistema de Control.

2-30

Como se observa en la figura 2.13, esta aplicación consiste en la conexión de cada

conjunto de paneles fotovoltaicos a la entrada de cada puente inversor, mientras que la

salida del convertidor multinivel se conecta a la red mediante una inductancia serie que

hace que el conjunto se pueda ver como una fuente de corriente.

Las fuentes de tensión continuas de entrada son flotantes sin estar interconectadas, y la

obtención de los múltiples niveles se consigue mediante la conmutación de los Mosfets

de cada puente, cuya secuencia debe evitar los cortocircuitos de la fuente de entrada de

cada convertidor. Este tipo de convertidor presenta las siguientes ventajas:

- Al estar constituido por puentes completos independientes la constitución puede

ser modular, rebajando la complejidad de montaje.

- La topología es tolerante a fallos, pues el convertidor puede continuar

funcionando con un menor nivel de tensión aunque una de sus etapas esté

cortocircuitada en la salida, siempre que se cumpla que la tensión vHT sea mayor

que la tensión de red y, por tanto, haya inyección de corriente.

- La generación de la tensión de salida bipolar puede hacerse con forma semejante

a una sinusoide. Esto exige un control del estado de los interruptores que siga

una determinada secuencia temporal. Gracias a ello, se consigue un contenido

armónico inferior al que se tiene con un convertidor convencional de potencia

equivalente.

- Según la metodología de modulación aplicada, se puede conseguir reducir el

estrés de los interruptores. Esta ventaja conlleva la necesidad de aplicar sistemas

de control más complejos que determinen la secuencia de conmutación.

Como inconveniente de esta topología cabe destacar el hecho de considerar como

fuentes de tensión los condensadores de entrada de cada etapa dado que se debe

mantener el equilibrio de las tensiones para el correcto funcionamiento del convertidor.

El sistema de control que se plantee deberá tener en cuenta este punto y ser capaz de

extraer la máxima potencia de cada uno de los conjuntos fotovoltaicos independientes.

A continuación se presenta el análisis matemático de la estructura considerando n etapas

y suponiendo que la secuencia de conmutación de los transistores del puente es

unipolar:

ui S1i S2i S3i S4i VHi

1 OFF ON ON OFF +vPVi

0 ON OFF ON OFF 0

0 OFF ON OFF ON 0

-1 ON OFF OFF ON -vPVi

Tabla 2.3. Secuencia de conmutación unipolar (tres estados).

para i = 1, 2, 3, …, n.

Page 59: Tesis Master J Chavarria

Capítulo 2 Definición Teórica de las Etapas Inversoras y del Sistema de Control.

2-31

Las topologías que se obtienen para cada puente individual son las mismas que se

presentaban en el apartado 2.1 y se generalizan en este apartado considerando que las

etapas se conectan en cascada, es decir:

HnHHHHT vvvvv ++++= ...321

A partir de esta consideración, la ecuación general que relaciona las variables de estado

y determina la dinámica del sistema inversor es:

−==

−==

−==

−==

−==

dcnPVndcn

nCn

dcPVdc

C

dcPVdc

C

dcPVdc

C

gHTL

L

iidt

dvCi

iidt

dvCi

iidt

dvCi

iidt

dvCi

vvdt

diLv

·

...

·

·

·

·

333

33

222

22

111

11

−==

−==

−==

−==

−++++==

LnPVndcn

nCn

LPVdc

C

LPVdc

C

LPVdc

C

gdcnndcdcdcL

L

iuidt

dvCi

iuidt

dvCi

iuidt

dvCi

iuidt

dvCi

vvuvuvuvudt

diLv

··

...

··

··

··

·...····

333

33

222

22

111

11

332211

ni

iuidt

dvCi

vvudt

diLv

LiPVidci

iCi

g

n

i

dciiL

L

,...,3,2,1 para

··

··1 =→

−==

−== ∑=

Las variables (iPV) y (vdc) de cada etapa inversora se corresponden respectivamente con

la corriente entregada y la tensión en bornes de cada conjunto de paneles. Estas

variables están relacionadas a través de la ecuación no lineal del panel y dependen

además de la temperatura y la irradiancia.

Si en el caso del inversor central se planteaba una dificultad analítica a la hora de

resolver el sistema de ecuaciones, mayor problemática se encuentra en este caso en el

cual intervienen n conjuntos fotovoltaicos distintos.

En los próximos apartados se propone utilizar el mismo análisis matemático que en 2.1

basado en el balance de energía en un ciclo de red con la finalidad de encontrar un

modelo lineal discreto de la planta.

Page 60: Tesis Master J Chavarria

Capítulo 2 Definición Teórica de las Etapas Inversoras y del Sistema de Control.

2-32

2.2.1. Modelado del inversor multinivel a partir del concepto de balance energético.

Para realizar el estudio del balance energético del sistema multinivel se deben plantear

las mismas hipótesis que cuando se analiza el sistema inversor central y tener en cuenta

que en este caso hay n fuentes de entrada y n condensadores donde almacenar la

energía.

Seguidamente se plantean las hipótesis de trabajo al mismo tiempo que se desarrollan

las ecuaciones:

1) Balance de energía: se mantendrá la relación entre la suma de potencia entregada por cada uno de los conjuntos fotovoltaicos, la potencia almacenada en los

diversos elementos reactivos y la potencia de salida. Supondremos que no hay

pérdidas en el sistema.

outinvinT PPP +=

outLCnCCCinnininin PPPPPPPPPP ++++++=++++ ...... 321321

siendo:

Pini: Potencia entregada por cada conjunto fotovoltaico.

PCi: Potencia almacenada por cada condensador de entrada (Ci). PL: Potencia almacenada en el inductor de salida.

Pout: Potencia entregada a la red.

para i = 1, 2, 3,…,n, donde n es el número de inversores que forman la estructura

multinivel.

LgLL

n

i

Cidci

n

i

PViPVi ivivivvi ····11

++=∑∑==

Expresando la ecuación en función de las variables de estado obtenemos:

LgLL

n

i

dciidci

n

i

dciPVi ividt

diL

dt

dvCvvi ······

11

++=∑∑==

2) Se considera que la tensión de la red y la corriente que se inyecta son sinusoidales y están en fase.

( ) ··sin tAv ggg ω= → para gg f··2πω =

Siendo fg la frecuencia de la red eléctrica que en el caso de Europa es de 50 Hz.

Page 61: Tesis Master J Chavarria

Capítulo 2 Definición Teórica de las Etapas Inversoras y del Sistema de Control.

2-33

HzT

fg

g 501

==

La corriente inyectada deberá cumplir la ecuación:

( ) ( ) ( ) ··sin·· tAKvKi gggL ωεε ==

Siendo K(ε) la variable de escalado de amplitud variante en función de la

energía para que se cumpla la ecuación de balance energético en cualquier

instante de tiempo.

La ecuación que se obtiene a partir de la aplicación de estas dos hipótesis es:

LgLL

n

i

dciidci

n

i

dciPVi ividt

diL

dt

dvCvvi ······

11

++=∑∑==

( )ggg

gn

i

dciidci

n

i

dciPVi vKvvKdt

vKdL

dt

dvCvvi ····

·····

11

++=∑∑==

( )( ) ( ) ( )tAKtAKdt

tAKdL

dt

dvCvvi gggg

ggn

i

dciidci

n

i

dciPVi ··sin···sin····sin·

····22

11

ωωω

++=∑∑==

( ) ( ) ( )tAKttAKLdt

dvCvvi gggggg

n

i

dciidci

n

i

dciPVi ··sin···sin··cos······2222

11

ωωωω ++=∑∑==

teniendo en cuenta las relaciones trigonométricas siguientes:

( ) ( ) ( )AAA ·cos·sin2·2sin =

( ) ( )2

·2cos1sin2

AA

−=

se obtiene la ecuación general del sistema inversor multinivel.

( ) ( )

−++=∑∑

== 2

··2cos1····2·sin

2

······

2

22

11

tAKt

AKL

dt

dvCvvi

g

gg

ggn

i

dciidci

n

i

dciPVi

ωω

ω

( ) ( )2

··2·cos·

2

···2·sin

2

······

2222

11

tAKAKt

AKL

dt

dvCvvi

ggg

g

ggn

i

dciidci

n

i

dciPVi

ωω

ω−++=∑∑

==

Igual que en el caso estudiado para el inversor central, utilizando la teoría de balance

energético, se ha obtenido una ecuación que describe la dinámica del sistema y que no

depende de la variable de control (u). La dinámica no lineal de los conjuntos

Page 62: Tesis Master J Chavarria

Capítulo 2 Definición Teórica de las Etapas Inversoras y del Sistema de Control.

2-34

fotovoltaicos sigue existiendo y, por tanto, se deben aplicar las mismas hipótesis que en

2.1:

1) Discretización de la ecuación del sistema pare eliminar las componentes sinusoidales de frecuencia doble a la de la red.

2) Linealización de los conjuntos fotovoltaicos independientes alrededor del punto de trabajo con la finalidad de obtener un modelo lineal discreto del sistema

completo.

2.2.1.1. Modelo del inversor multinivel promediado en un periodo de red.

El modelo promediado del sistema inversor multinivel se puede obtener a partir de la

ecuación de balance energético e integrando en un periodo de red.

La variable K en un periodo de red debe mantenerse constante:

( )( )gTnKK ·1−= ( )( ) ( )gg TntTn ··1 ≤≤− siendo Tg un periodo de red.

por tanto:

( )( ) ( )( ) ( ) ··sin··1··1 tATnKvTnKi gggggL ω−=−=

La ecuación integrando en un periodo se muestra a continuación:

( ) ( )

( )( )[ ] ( )( )

( )( )( )

( )( ) ( )( )

dttATnK

dtATnK

dttATnKL

dtdt

dvCvdtvi

g

g

g

g

g

g

g

g

g

g

Tn

Tn

ggg

Tn

Tn

gg

Tn

Tn

g

ggg

Tn

Tn

n

i

dciidci

Tn

Tn

n

i

dciPVi

·2

··2·cos··1·

2

··1

···2·sin2

···1······

·

·1

·1

2

·

·1

22·

·1 1

·

·1 1

∫∫

∫∫ ∑∫ ∑

−−

−− =− =

−−

−+

−+=

ω

ωω

Evaluando la integral se obtiene:

( )

( ) ( )( )

( )( )[ ] ( )

( )

( )( )[ ]( )

( )( ) ( )

( )

g

g

g

g

g

g

g

g

Tn

Tng

ggg

Tn

Tn

gg

Tn

Tng

gggg

n

i

gdcigdcii

Tn

Tn

n

i

dciPVi

tATnK

tATnKtATnKL

TnvTnvC

dtvi

·

·1

2

·

·1

·1

22

1

22

·

·1 1

·2

··2sin

2

··1

2

··1

·2

··2cos·

2

···1·

·1··2

··

=− =

−−

−+

−−+

−−=∑∫ ∑

ω

ω

ω

ωω

Page 63: Tesis Master J Chavarria

Capítulo 2 Definición Teórica de las Etapas Inversoras y del Sistema de Control.

2-35

Simplificando las expresiones y definiendo EPVT como la suma de la energía entregada

por los diferentes conjuntos fotovoltaicos en un periodo de red:

( ) ( )( ) ( )( )g

ggn

i

gdcigdcii

PVT TATnK

TnvTnvC

E ·2

··1·1··

2

2

1

22 −+−−=∑

=

( )∑∫ ∑

=− =

==n

i

PVi

Tn

Tn

n

i

dciPViPVT EdtviE

g

g1

·

·1 1

··

La ecuación obtenida para el inversor multinivel tiene una estructura muy similar a la

que aparecía en el caso del inversor central. La diferencia reside en la modularidad, pues

a medida que aumenta el número de inversores, más energía entregamos a la red.

La energía almacenada en cada uno de los condensadores de entrada de las diferentes

etapas que constituyen el inversor multinivel será:

( ) ( )( ) ( )( )g

ggn

i

PVi

n

i

gstoigstoi TATnK

ETnETnE ·2

··1·1·

2

11

−−=−− ∑∑

==

definiendo Estoi como:

)(·2

·······)(2

tvC

dvvCdtvdt

dvCdtvitE dci

i

t

dcdcii

t

dcidci

i

t

dciCistoi ==== ∫∫∫∞−∞−∞−

2.2.1.2. Modelo discreto de los conjuntos fotovoltaicos independientes.

Cada conjunto de paneles fotovoltaicos, asociado a una etapa inversora del multinivel,

se puede describir mediante la ecuación vista en 2.1.1.2.

−−=−= 1·)(),(· tii

PVi

V

v

satcigciDigciPVi eIITITIiηλ

Sumatorio de la energía

entregada por cada conjunto

de paneles fotovoltaicos.

Sumatorio de la energía

almacenada en el condensador

de entrada de cada una de las

etapas.

Energía entregada a la

red eléctrica.

( ) ( )( ) ( )( )g

ggn

i

gdcigdcii

PVT TATnK

TnvTnvC

E ·2

··1·1··

2

2

1

22 −+−−=∑

=

Page 64: Tesis Master J Chavarria

Capítulo 2 Definición Teórica de las Etapas Inversoras y del Sistema de Control.

2-36

Donde Vti es la tensión térmica que se define como:

e

TkV i

ti

·=

k = constante de Boltzmann (1,38·10-23 J/K ).

Ti = temperatura en grados Kelvins.

e = carga del electrón (1.6·10-19 C)

y ηi una constante que representa el coeficiente de emisión que varía entre 1 y 2

dependiendo del proceso de fabricación.

Por tanto, la corriente entregada por cada conjunto de paneles fotovoltaicos, depende la

irradiancia, de la temperatura y de la tensión en bornes. Para maximizar la potencia

extraída será necesario agrupar los diferentes paneles en base a sus características y a

condiciones ambientales similares. Cada conjunto homogéneo puede asociarse a una

etapa distinta del mutlinivel.

A continuación se propone linealizar el panel fotovoltaico en función de la energía

entregada en un periodo:

( ) ( )

dtveIIdtviE

g

g

tii

PVig

g

Tn

Tn

PViV

v

satcigci

Tn

Tn

PViPViPVi ··1···

·

·1

·

·

·1

∫∫−−

−−== η

Expresando la ecuación en términos de energía:

( ) gV

EC

satcistoi

i

gsatcigcistoi

i

PVi TeIEC

TIIEC

E tii

stoii

····2

··2 ·

·2

−+= η

A continuación se desarrolla la expresión en series de Taylor de primer orden y en

función de Estoi para encontrar la aproximación lineal alrededor del punto de trabajo

(Estoi*):

( ) ( ) ( )**·* stoistoiEE

stoi

PVistoiPVistoiPVi EE

dE

dEEEEE

stoistoi

+≈

=

donde se puede definir la variable mi para cada conjunto de paneles:

( )( )

dtdE

dP

dE

dEmEEE

g

g

stoistoistoistoi

Tn

Tn

EEstoi

PVi

EEstoi

PViistoiPViPVi · ;

·

·1

**** ∫

−==

=

==

La ecuación anterior puede reescribirse de forma compacta como:

( )**· stoistoiiPViPVi EEmEE −+≈

Page 65: Tesis Master J Chavarria

Capítulo 2 Definición Teórica de las Etapas Inversoras y del Sistema de Control.

2-37

El valor Epvi* se calcula a partir de la expresión de la energía evaluada en el punto de

trabajo:

( ) gV

EC

satcistoi

i

gsatcigcistoi

i

PVi TeIEC

TIIEC

E tii

stoii

····2

··2 ·

·2

***

*

−+= η

Definiendo ( )tiii

cisatci

i

bisatcigci

i

aiVC

IC

IIC ·

2 ;·

2 ;·

2

ηααα ==+= , tendremos:

( )gEE

stoi

E

stoibistoiai

EEstoi

PVii T

dE

eEEd

dE

dEm

stoistoi

stoici

stoistoi

···

**

·

==

−=

=

ααα

+−=

*·1··

·2

*

stoici

E

biai

stoi

g

i EeE

Tm stoici ααα α

para i = 1, 2, 3, …, n agrupaciones de paneles fotovoltaicos.

2.2.1.3. Modelo lineal discreto del sistema inversor multinivel. La obtención del modelo lineal discreto del sistema inversor se consigue aplicando la

transformada Z al conjunto de ecuaciones obtenidas en 2.2.1.1 y 2.2.1.2.

( ) ( )( ) ( )( )g

ggn

i

PVi

n

i

gstoigstoi TATnK

ETnETnE ·2

··1·1·

2

11

−−=−− ∑∑

==

siendo:

( )**· stoistoiiPViPVi EEmEE −+≈

Realizando la transformación y utilizando la notación XzX ˆ)( = para las variables

transformadas al dominio Z:

g

gn

i

PVi

n

i

stoistoi TAzK

EzEE ·2

··ˆˆ·ˆˆ

21

11

1

==

− −=− ∑∑

g

gn

i

PVi

n

i

stoi TAzK

Ez

zE ·

2

··ˆˆ1

·ˆ21

11

==

−=

−∑∑

Page 66: Tesis Master J Chavarria

Capítulo 2 Definición Teórica de las Etapas Inversoras y del Sistema de Control.

2-38

( )1·2

··ˆ

1·ˆˆ

2

11−

−=∑∑

== z

TAK

z

zEE

ggn

i

PVi

n

i

stoi

( ) ( )1·2

··ˆ

1·ˆˆ·ˆˆ

2

1

**

1−

−−+=∑∑

== z

TAK

z

zEEmEE

ggn

i

stoistoiiPVi

n

i

stoi

La ecuación obtenida no permite representar un diagrama de bloques en lazo abierto de

forma directa, pero si puede hacerse agrupando los términos que la forman:

1. Diagrama de bloques en lazo abierto general.

Este diagrama de bloques se obtiene si se definen los sumatorios como variables

totales de energía:

( )1·2

··ˆ

1·ˆˆ

2

−−

−=

z

TAK

z

zEE

gg

PVTstoT

siendo:

∑=

=n

i

stoistoT EE1

ˆˆ y ( ) ∑=

−+=n

i

stoistoiiPViPVT EEmEE1

** ˆˆ·ˆˆ

Figura 2.14. Diagrama de bloques en lazo abierto general del sistema inversor multinivel.

Este diagrama, aunque dispone de toda la información del sistema, no permite

aplicar un sistema de control a partir del cual se pueda conocer cuál es la aportación

de energía que realiza cada agrupación de paneles y cuanta energía hay almacenada

en cada uno de los condensadores de entrada. Además, aparece una cuestión muy

importante para el diseño del control: ¿Quién es K y a partir de qué se genera?

stoTE

PVTE

K

( )1·2

·2

−z

TA gg

−1z

z

Page 67: Tesis Master J Chavarria

Capítulo 2 Definición Teórica de las Etapas Inversoras y del Sistema de Control.

2-39

2. Diagrama de bloques en lazo abierto extendido a n etapas.

En este diagrama se agrupan las diferentes variables de la ecuación como si se

tratara de las etapas independientes que forman el inversor multinivel. Para ello es

necesario definir la variable K como:

∑=

=n

i

iKK1

ˆˆ , siendo n el número de etapas.

La ecuación general queda entonces definida como:

( ) ( )1·2

··ˆ

1·ˆˆ·ˆˆˆ

2

11

**

1−

−−+== ∑∑∑

=== z

TAK

z

zEEmEEE

ggn

i

i

n

i

stoistoiiPVi

n

i

stoistoT

Figura 2.15. Diagrama de bloques en lazo abierto extendido del sistema inversor multinivel.

1K

nK( )1·2

·2

−z

TA gg

stoE

*

PVE

−1z

z

−1z

z

*

stoE

1m

stonE

*ˆPVnE

−1z

z

−1z

z

*ˆstonE

nm

stoTE

K

Page 68: Tesis Master J Chavarria

Capítulo 2 Definición Teórica de las Etapas Inversoras y del Sistema de Control.

2-40

La incógnita presentada en el diagrama (1) referente a la variable K, queda fijada en el

segundo modelo, pero no se obtiene una definición numérica exacta. Hay que tener en

cuenta que solamente tenemos una ecuación y esta se desglosa en n incógnitas K1, K2,

…, Kn.

Suponiendo un ejemplo de multinivel formado por tres etapas, la ecuación a estudiar

sería:

( ) ( )1·2

··ˆ

1·ˆˆ·ˆˆˆ

23

1

3

1

**3

1−

−−+== ∑∑∑

=== z

TAK

z

zEEmEEE

gg

i

i

i

stoistoiiPVi

i

stoistoT

La única ecuación que realmente se puede asegurar numéricamente y que no está sujeta

a permutaciones es 321ˆˆˆˆ KKKK ++= . Donde K se puede definir como la variable de

escalado que indica la energía que se debe entregar a la red para conseguir la máxima

transferencia de potencia.

2

1

2

··2·2ˆ

g

n

i

PViPVi

g

inT

A

vi

A

PK

∑===

Page 69: Tesis Master J Chavarria

Capítulo 2 Definición Teórica de las Etapas Inversoras y del Sistema de Control.

2-41

2.2.2. Diseño del sistema de control para el Inversor Multinivel linealizado mediante el concepto de balance energético.

Habiendo obtenido el diagrama de bloques en lazo abierto del inversor multinivel con

una estructura modular en la que es posible ampliar o reducir el número de etapas

inversoras, resta por describir un sistema de control que permita conseguir los objetivos

prefijados.

Observando el diagrama de bloques de cada etapa del multinivel de forma

independiente, se puede encontrar una gran similitud con el diagrama presentado en la

figura 2.9 siendo posible aplicar un sistema de control análogo al del inversor central.

Considerando la división en etapas, se debe disponer de n controladores MPPT, n lazos

externos y un único lazo interno.

a) MPPT: Se encarga de definir el punto de trabajo para el cual la potencia en bornes del panel es máxima. Este bloque de control debe ser incorporado en

cada una de las etapas. Su funcionalidad ya se ha visto en 2.1.2.1 y solamente es

necesario ampliar el concepto para n etapas.

b) Lazo externo: Tiene la misión de evaluar la energía máxima que puede entregar cada conjunto fotovoltaico independiente en un periodo de red considerando el

punto de trabajo indicado por los diferentes MPPT. Para poder realizar esta

función es necesario definir tantos lazos externos como etapas tenga el

multinivel. La información de cada bloque se debe transferir al lazo interno

validando que ( )( ) ( )gstoigstoi TnETnE ··1 =− con lo cual toda la energía que genera

cada uno de los conjuntos fotovoltaicos sea transferida a la red eléctrica.

c) Lazo interno: Este lazo, a partir de una única variable de entrada K formada por la suma de la información de cada lazo externo, se encarga de obtener la señal

control que hace conmutar los Mosfets de forma adecuada para conseguir la

máxima transferencia de potencia y la inyección de corriente en la red con factor

de potencia unitario. Además, dispone de un bloque modulador que tiene la

misión de conseguir que el convertidor trabaje en conmutación multinivel.

Un esquema simplificado de la estructura que se pretende diseñar es el que se muestra

en la siguiente figura:

Page 70: Tesis Master J Chavarria

Capítulo 2 Definición Teórica de las Etapas Inversoras y del Sistema de Control.

2-42

Figura 2.16. Esquema de control para el inversor multinivel.

Lazo externo i

Lazo externo n

Lazo externo 1

K

un u1 ui

Lazo interno

L

Puente

en H n

un

vPVn

Algoritmo

MPPT n

Eston*

vdcn

iPVn

Cn

Control

balance

energía n

Kn

u1

vPV1

Algoritmo

MPPT 1

Esto1*

vdc1

iPV1

Puente

en H 1 C1

Control

balance

energía 1

K1

vg

iL

i = 1, 2, …, n

ui

Puente

en H i vPVi

Algoritmo

MPPT i

Estoi*

vdci

iPVi

Ci

Control

balance

energía i

Ki

iLref

Control

PR

Modulación

d

K1

Ki

Kn

K1

Ki

Kn

K

Xavi
Imagen colocada
Xavi
Imagen colocada
Page 71: Tesis Master J Chavarria

Capítulo 2 Definición Teórica de las Etapas Inversoras y del Sistema de Control.

2-43

2.2.2.1. Diseño del lazo de control externo.

El diagrama de bloques en lazo cerrado para cada etapa independiente es:

Figura 2.17. Diagrama de bloques del sistema de control externo sobre las etapas del multinivel.

Siendo su ecuación característica en lazo cerrado:

)··ˆ·5.0·(1

)··ˆ·5.0··(ˆ·ˆˆ

2

2**

ggCii

ggCiistoiPVi

stoiTAGzmz

TAGzmEzEE

+−−

+−=

El controlador discreto elegido para eliminar el error en estado estacionario debe

cumplir la ecuación:

1·ˆ

−=

z

zG i

iCi

αγ

A partir de estas dos ecuaciones, se obtiene el polinomio característico y se realiza un

estudio de la estabilidad idéntico al presentado en el punto anterior.

1····5.0)····5.02()1()(222 ++−−+−= ggiiggiii TAzTAmzmzP αγγ

Las condiciones de diseño que se obtienen, extrapoladas a n etapas, se pueden resumir

en la tabla siguiente:

*ˆstoiE

iK

CiG( )1·2

·2

−z

TA gg stoiE

*ˆPViE

−1z

z

−1z

z

im

Page 72: Tesis Master J Chavarria

Capítulo 2 Definición Teórica de las Etapas Inversoras y del Sistema de Control.

2-44

Condición 1 1<im

Condición 2 1<iα ; 0<iγ

Condición 3 )1·(·

)2·(42

igg

ii

TA

m

αγ

+

−>

Condición 4 ggi

ii

TA

m

··

·22α

γ−

<

Tabla 2.4. Condiciones de diseño del lazo externo en un inversor multinivel.

El cero del controlador αi se ubica lo más cercano a z = 1 con el objetivo de minimizar

el efecto desestabilizador de la acción integral. Por otro lado se ajusta γi para obtener la

respuesta transitoria deseada y que el sistema sea estable.

Los parámetros de diseño dependen del punto de trabajo en que opere cada uno de los

diferentes conjuntos fotovoltaicos (mi). Será por tanto necesario definir el margen de

trabajo de cada una de las etapas y calcular los valores γi para la condición más

restrictiva en cada caso, es decir, para los valores mi límite (mimáx).

Posteriormente se utilizará un ejemplo para mostrar el método de diseño y ver como se

puede simplificar el cálculo de los controladores discretos e incluso utilizar el mismo

valor de parámetros en todas las etapas del multinivel.

2.2.2.2. Diseño del lazo de control interno.

El lazo de control interno se encarga de generar la corriente que se inyecta a la red y que

el proceso se realice con factor de potencia unitario. En el multinivel, el sistema control

propuesto para realizar esta función, está formado por un bloque proporcional resonante

(PR) idéntico al que se emplea en el inversor central y de una etapa de modulación que

genera los pulsos de control de los diferentes puentes en H.

2.2.2.2.1. Controlador Proporcional Resonante.

El controlador elegido es el proporcional resonante visto anteriormente en el diseño del

inversor central. La diferencia en este caso reside en que dispone de n entradas de

información (Ki). La energía es transferida a la red mediante una única corriente iL.

La corriente que se entrega a la red debe cumplir la ecuación:

( )( ) ( )( ) ( ) ··sin··1··1 tATnKvTnKi gggggL ω−=−= ( )( ) ( )gg TntTn ··1 ≤≤−

El valor de K indica la proporción de energía total que se debe inyectar a la red en cada

periodo. Debe, por tanto, contener la suma de informaciones parciales entregadas por

cada etapa del multinivel.

Page 73: Tesis Master J Chavarria

Capítulo 2 Definición Teórica de las Etapas Inversoras y del Sistema de Control.

2-45

∑=

=+++=n

i

in KKKKK1

21 ...

El diseño del controlador PR no se detalla en este apartado ya que, una vez unificadas

las variables Ki, es idéntico al presentado en 2.1.2.3.1.

En el apartado referenciado se adjunta una conclusión final sobre la condición que se

debe cumplir en una etapa Buck para que se cumpla la inyección de corriente a la red:

- La tensión en bornes del condensador (vdc) debe ser mayor que la tensión de la

red eléctrica. Operando se obtenía:

( )2*··1·ˆ

ggdcdc KLAvv ω+≥+

Para el caso del multinivel esta condición no es aplicable directamente, pues puede que

la tensión en bornes de los condensadores Ci sea menor que la tensión de red y el

sistema cumpla la condición de inyección a red:

∑=

=+++=n

i

dciidcnndcdcH vuvuvuvuv1

221 ··...·· → gL

H vdt

diLv +≥ ·

gL

n

i

dcii vdt

diLvu +≥∑

=

··1

La topología multinivel estudiada permite tener agrupaciones de paneles fotovoltaicos

cuyo punto de trabajo en tensión no supere la tensión de red. Lo único que se deberá

tener en cuenta es que la suma de las tensiones aportadas por cada etapa sí lo cumpla.

Se podría llegar a suponer que, con suficiente número de etapas, puede haber algunas

situadas a vdcx = 0V. Remarcar que hay un lazo externo de control que fija unos límites

de estabilidad y, por tanto, la tensión mínima a la que cada etapa puede trabajar.

2.2.2.2.2. Modulación para el control de los Mosfets.

La obtención de la señal de control para que los puentes que forman cada etapa

conmuten adecuadamente y trabajen en condición de multinivel es uno de los aspectos

más relevantes del desarrollo de este trabajo.

Se debe resaltar que se dispone de una única corriente de salida y por tanto de un único

control en corriente. A partir de este control se deben poder obtener n secuencias de

conmutación, una para cada etapa del multinivel, que permitan posicionar los diferentes

conjuntos fotovoltaicos en el punto de trabajo que corresponda a cada uno.

Siguiendo los estudios presentados en [T.1] se proponen dos metodologías distintas:

Page 74: Tesis Master J Chavarria

Capítulo 2 Definición Teórica de las Etapas Inversoras y del Sistema de Control.

2-46

1) Múltiples moduladoras y portadora modificada: Se genera la señal de control de

los diferentes puentes a partir del ciclo de trabajo obtenido en la salida del filtro

resonante y de su inversa. Estas dos moduladoras se comparan con n portadoras

de frecuencia fija desfasadas entre sí. Se conoce esta técnica como PS-PWM

(“Phase-Shifted Pulse Width Modulation”).

2) Portadora modificada: Se genera la señal de control de los diferentes puentes a

partir de la comparación entre el ciclo de trabajo obtenido en la salida del filtro

resonante y n portadoras de frecuencia fija uniformemente desplazadas en su

nivel de continua. Esta técnica recibe el nombre de PD-PWM (“Phase

Disposition Pulse Width Modulation”).

Seguidamente se presenta el estudio teórico de estas dos técnicas y se comentan las

ventajas e inconvenientes que deberían obtenerse con cada una de ellas.

2.2.2.2.2.1 Modulación PS-PWM.

Esta modulación se caracteriza por la obtención de la secuencia de conmutación de los

diversos puentes en H a partir de la comparación entre la salida del control PR y su

inversa con n portadoras desfasadas entre sí según la ecuación:

nfase

º360=∆

Considerando, como ejemplo, un inversor multinivel constituido por tres etapas, la

secuencia de conmutación que se obtiene mediante esta técnica queda representada en la

siguiente figura:

0.02 0.025 0.03 0.035 0.04 0.045 0.05

-1

0

1

Port

ad

ora

s y

modula

dora

0.02 0.025 0.03 0.035 0.04 0.045 0.05

-1

0

1

VH

1 n

orm

.

0.02 0.025 0.03 0.035 0.04 0.045 0.05

-1

0

1

VH

2 n

orm

.

0.02 0.025 0.03 0.035 0.04 0.045 0.05

-1

0

1

VH

3 n

orm

.

0.02 0.025 0.03 0.035 0.04 0.045 0.05

-2

0

2

VH

T n

orm

.

Figura 2.18. Modulación PS-PWM con portadoras desfasadas.

Page 75: Tesis Master J Chavarria

Capítulo 2 Definición Teórica de las Etapas Inversoras y del Sistema de Control.

2-47

Observando las figuras adjuntas se puede destacar:

- La suma de tensiones de salida de las diferentes etapas (vHT) está formada por 7

niveles y se puede verificar a partir de la expresión:

713·21·2 =+=+= nk

- Los diferentes puentes en H están siempre conmutando produciéndose dos

conmutaciones por cada ciclo de portadora lo que genera un rizado de

conmutación sobre la corriente de salida de frecuencia doble a la de la portadora.

- Esta modulación, sin aplicar ningún método matemático adicional, hace que las

diferentes etapas del multinivel tengan los mismos intervalos de conmutación en

un periodo de red. Esto provoca que aparezca un equilibrio de las tensiones de

entrada a las diferentes etapas y que converjan a un mismo valor. No se obtiene

un punto de trabajo diferente para cada conjunto fotovoltaico.

En base a la última consideración, se modifica la estrategia de modulación de modo que

se consiga ubicar las tensiones de entrada de las diferentes etapas en puntos

independientes. Para ello se propone ponderar el ciclo de trabajo en función del

coeficiente (Ki) obteniendo n ciclos de trabajo independientes.

d

K

Kdd

n

i

i

iii ··

1

∑=

== α

donde αi se define en el intervalo [0, 1].

Esta hipótesis se puede plantear en base a la definición de la variable de escalado de la

corriente K vista anteriormente:

n

n

i

i KKKKK +++==∑=

...21

1

Dividiendo el ciclo de trabajo total en n ciclos de trabajo, función de variables obtenidas

en cada bloque de control externo (Ki), se consiguen n lazos globales independientes

que permiten el control de cada una de las etapas. De este modo, cada etapa dispone de

una secuencia de conmutación independiente posicionando cada una de las tensiones de

entrada en el punto de trabajo pertinente. De forma esquemática se puede representar

como:

Page 76: Tesis Master J Chavarria

Capítulo 2 Definición Teórica de las Etapas Inversoras y del Sistema de Control.

2-48

Figura 2.19. Diagrama simplificado de la modulación PS-PWM.

2.2.2.2.2.2 Modulación PD-PWM.

La modulación PD-PWM se caracteriza por la obtención de la secuencia de

conmutación de los diversos puentes en H a partir de la comparación entre la salida del

control PR y n portadoras uniformemente desplazadas en continua tal y como se

muestra en la siguiente figura:

Figura 2.20. Modulación PD-PWM con portadoras simétricas respecto al eje central.

Cada portadora está asignada a un puente en H y se compone de dos señales triangulares

complementarias, una positiva y otra negativa. La amplitud de cada portadora es de 1/n.

La figura 2.20 se representa con portadoras de baja frecuencia para que se observe la

idea de la modulación. A continuación se vuelve a representar la figura con las

portadoras trabajando a 20 kHz y se adjunta la secuencia de conmutación que se obtiene

para cada uno de los puentes del multinivel. Se supone como ejemplo que el multinivel

está formado por tres etapas.

d

α1

d1 u1

αi

di ui

αn

dn un

1

-1

1

-1

1

-1

0.02 0.022 0.024 0.026 0.028 0.03 0.032 0.034 0.036 0.038 0.04

-1

-0.8

-0.6

-0.4

-0.2

0

0.2

0.4

0.6

0.8

1

Portadora etapa i - positiva

Portadora etapa 1 - positiva

Portadora etapa 1 - negativa

Portadora etapa i - negativa

Portadora etapa n - negativa

Portadora etapa n - positiva

Page 77: Tesis Master J Chavarria

Capítulo 2 Definición Teórica de las Etapas Inversoras y del Sistema de Control.

2-49

0.02 0.025 0.03 0.035 0.04 0.045 0.05

-1

0

1

Port

adora

s y

modula

dora

0.02 0.025 0.03 0.035 0.04 0.045 0.05

-1

0

1V

H3 n

orm

.

0.02 0.025 0.03 0.035 0.04 0.045 0.05

-1

0

1

VH

2 n

orm

.

0.02 0.025 0.03 0.035 0.04 0.045 0.05

-1

0

1

VH

1 n

orm

.

0.02 0.025 0.03 0.035 0.04 0.045 0.05

-2

0

2

VH

T n

orm

.

Figura 2.21. Modulación PD-PWM y secuencia de conmutación para multinivel de tres etapas.

Las ecuaciones de estado que definen el inversor multinivel teniendo en cuenta la

situación mostrada en la figura 2.21 son:

( ) :3/10 << d

==

==

−=−==

−=−==

33

33

22

22

11111

11

111

·

·

··

··

PVdc

C

PVdc

C

LPVdcPVdc

C

gdcgHL

L

idt

dvCi

idt

dvCi

iuiiidt

dvCi

vvuvvdt

diLv

( ) ( ):3/23/1 << d

==

−=−==

−=−==

−+=−+==

33

33

22222

22

1111

11

22121

·

··

·

··

PVdc

C

LPVdcPVdc

C

LPVdcPVdc

C

gdcdcgHHL

L

idt

dvCi

iuiiidt

dvCi

iiiidt

dvCi

vvuvvvvdt

diLv

Page 78: Tesis Master J Chavarria

Capítulo 2 Definición Teórica de las Etapas Inversoras y del Sistema de Control.

2-50

( ) :13/2 << d

−=−==

−=−==

−=−==

−++=−++==

LPVdcPVdc

C

LPVdcPVdc

C

LPVdcPVdc

C

gdcdcdcgHHHL

L

iuiiidt

dvCi

iiiidt

dvCi

iiiidt

dvCi

vvuvvvvvvdt

diLv

··

·

·

··

33333

33

2222

22

1111

11

3321321

Si esta configuración no se modifica, el tiempo de conexión de las diferentes etapas es

diferente y menor a medida que incrementamos el número de ellas. Esto provoca que la

tensión de entrada de las etapas no converja al punto de trabajo y que tenga un valor

menor como mayor sea el tiempo de conexión.

Para evitar esta situación, siguiendo los estudios presentados en [T.1], se plantea la

rotación de la posición de las portadoras a frecuencia fija.

0.02 0.022 0.024 0.026 0.028 0.03 0.032 0.034 0.036 0.038 0.04

-1

-0.8

-0.6

-0.4

-0.2

0

0.2

0.4

0.6

0.8

1

0.02 0.022 0.024 0.026 0.028 0.03 0.032 0.034 0.036 0.038 0.04

-1

-0.8

-0.6

-0.4

-0.2

0

0.2

0.4

0.6

0.8

1

0.02 0.022 0.024 0.026 0.028 0.03 0.032 0.034 0.036 0.038 0.04

-1

-0.8

-0.6

-0.4

-0.2

0

0.2

0.4

0.6

0.8

1

(a) (b) (c)

Figura 2.22. (a) Secuencia A; (b) Secuencia i; (c) Secuencia n.

Se asigna como portadora para el inversor n el resultado de la rotación:

Figura 2.23. Rotación de portadoras a frecuencia fija.

Portadora para inversor n.

Portadora para inversor i.

Portadora para inversor 1.

0.02 0.025 0.03 0.035 0.04 0.045 0.05

-1

0

1

0.02 0.025 0.03 0.035 0.04 0.045 0.05

-1

0

1

0.02 0.025 0.03 0.035 0.04 0.045 0.05

-1

0

1

Page 79: Tesis Master J Chavarria

Capítulo 2 Definición Teórica de las Etapas Inversoras y del Sistema de Control.

2-51

La validación de este método muestra que las tensiones de las diferentes etapas

convergen a un mismo valor igual al promedio de la suma de tensiones de referencia

que entran a los n lazos externos. Será descartada esta opción puesto que interesa

disponer de una modulación capaz de generar una secuencia de conmutación que

posicione cada conjunto fotovoltaico en el punto de trabajo pertinente.

Recapitulando a lo observado con la modulación PS-PWM, y teniendo en cuenta que no

se puede descomponer el ciclo de trabajo en n ciclos distintos, se plantea el uso de las

variables Ki para determinar el momento en que se produce la rotación de la posición

relativa de las portadoras. La asignación se realiza siguiendo la secuencia:

Figura 2.24. Esquema de rotación de las portadoras en función de las variables Ki.

donde:

∑∑∑===

===n

i

i

nrotnn

i

i

irotin

i

i

rot

K

KTT

K

KTT

K

KTT

111

11 · ;· ;· ; para i = 1, 2, …, n.

Trot: Periodo de rotación que será múltiplo del periodo de la portadora.

Con este método se obtienen n secuencias de conmutación distintas a partir de un solo

ciclo de trabajo. Estas secuencias de conmutación se caracterizan por solamente tener

una conmutación por cada ciclo de portadora introduciendo por tanto un rizado sobre la

corriente de salida de frecuencia igual a la de las portadoras. Así mismo, un menor

número de conmutaciones debe producir un mejor rendimiento de las etapas inversoras

y menor estrés en los transistores que las constituyen.

Como cada etapa tiene asignada una secuencia de conmutación distinta y función de la

variable Ki procedente del lazo externo pertinente, las tensiones de entrada podrán

converger a los valores fijados como referencias por los MPPT’s.

T1 Ti Tn

Secuencia 1 Secuencia i Secuencia n

Trot

Page 80: Tesis Master J Chavarria

Capítulo 3 Ejemplo de Diseño y Simulación de un Inversor Central y de un Inversor Multinivel.

3-1

CAPÍTULO 3

Ejemplo de Diseño y Simulación de un

Inversor Central y de un Inversor Multinivel.

Page 81: Tesis Master J Chavarria

Capítulo 3 Ejemplo de Diseño y Simulación de un Inversor Central y de un Inversor Multinivel.

3-2

Page 82: Tesis Master J Chavarria

Capítulo 3 Ejemplo de Diseño y Simulación de un Inversor Central y de un Inversor Multinivel.

3-3

Resumen

Este capítulo tiene la finalidad de mostrar un ejemplo de diseño para el Inversor

Central y otro para el Inversor Multinivel.

En primer lugar se definen las características del panel fotovoltaico a partir de las

curvas de funcionamiento. Una vez conocido el conjunto fotovoltaico se prosigue con la

definición del margen de trabajo y el diseño del controlador del lazo externo que

asegure la estabilidad del sistema.

El lazo interno está formado por un controlador proporcional resonante a la frecuencia

de la red eléctrica. Es preciso ajustar las ganancias proporcional e integral para

conseguir que, la corriente inyectada a la red, tenga una dinámica de seguimiento

rápida frente a una referencia determinada. La salida del filtro resonante se transfiere

al bloque modulador para conseguir la secuencia de conmutación de los puentes en H.

Se utilizan dos bloques moduladores distintos para cada implementación siguiendo los

estudios teóricos presentados. En el caso concreto del inversor multinivel se ven las

modulaciones PS-PWM y PD-PWM descritas en el capítulo anterior.

Todos los casos presentados como ejemplo han sido simulados mediante Matlab con la

finalidad de verificar el funcionamiento. Se adjuntan figuras que muestran los

resultados obtenidos y un conjunto de casuísticas que pueden darse en el

funcionamiento normal de los inversores.

Los objetivos principales a mostrar serán:

- Extracción de la máxima energía posible de los paneles fotovoltaicos haciendo

que el inversor trabaje en el punto de máxima potencia de la curva del panel.

- Transferencia de la energía a la red eléctrica mediante inyección de corriente

con factor de potencia unitario.

- Funcionamiento de los inversores con distintas condiciones de irradiancia y

puntos de trabajo diferentes al de máxima potencia.

Page 83: Tesis Master J Chavarria

Capítulo 3 Ejemplo de Diseño y Simulación de un Inversor Central y de un Inversor Multinivel.

3-4

3.1. Ejemplo de diseño de un Inversor Central.

Como se ha presentado en el capítulo 2, el inversor central se caracteriza por tener un

único conjunto de paneles fotovoltaicos conectados en serie y cuyas series se conectan

en paralelo entre ellas. El resultado de esta configuración se puede ver como un panel

equivalente que tendrá una única curva de potencia con tantos máximos como paneles

de características (físicas o ambientales) distintas haya en la agrupación.

Figura 3.1. Agrupación de paneles fotovoltaicos y concepto de panel equivalente.

Para simplificar el ejemplo se supone que la agrupación de paneles fotovoltaicos es

homogénea y que todos ellos están sometidos a las mismas condiciones de irradiancia y

temperatura. Para el inversor central a diseñar, se propone utilizar una curva igual a la

que se presenta en [T.1] y una modulación con portadora triangular a frecuencia fija.

Las curvas de comportamiento se muestran en las siguientes figuras:

0 50 100 150 200 250 300 350 400 4500

1

2

3

4

5

6

7

X: 370.6

Y: 5.7

IPV

[A

]

VPV [V]

X: 0

Y: 6.1

X: 442

Y: 01000W/m2 & 27 ºC

0 50 100 150 200 250 300 350 400 4500

500

1000

1500

2000

2500

Pote

ncia

[W

]

VPV [V]

X: 370.6

Y: 21121000W/m2 & 27 ºC

Figura 3.2. Curvas característica del panel fotovoltaico.

Se pueden resumir los valores más importantes en la siguiente tabla:

Irradiancia [W/m2] T [ºK] Voc [V] Isc [A] Vmp [V] Imp [A] Pmp [W]

1000

300 442 6.1 370.6 5.7 2112

Tabla 3.1. Valores de caracterización de la curva del panel.

vPV

iPV

vPV

iPV

Page 84: Tesis Master J Chavarria

Capítulo 3 Ejemplo de Diseño y Simulación de un Inversor Central y de un Inversor Multinivel.

3-5

Teniendo en cuenta las ecuaciones de diseño obtenidas en el capítulo 2, es conveniente

representar una curva que relacione la energía almacenada en el condensador con la

variable m. Como la referencia entregada por el MPPT es en tensión, se adjunta la

misma evolución de la variable m en función de la tensión en bornes del condensador

vdc.

0 50 100 150 200-1.5

-1

-0.5

0

0.5

1

1.5

2

m [

Js-1

]

Energía almacenada en el condensador Esto [J]

1000W/m2 & 27 ºC

0 50 100 150 200 250 300 350 400 450-1.5

-1

-0.5

0

0.5

1

1.5

2

m [

Js-1

]

VPV [V]

1000W/m2 & 27 ºC

(a) (b)

Figura 3.3. Valor de m en función de: (a) Esto, (b) vdc.

Las curvas características mostradas pueden sufrir variaciones en función de la

temperatura de trabajo y de los cambios de iluminación (irradiancia). Es conveniente

representar estas variaciones para poder establecer los valores máximos que se van a

tener en el circuito.

0 50 100 150 200 250 300 350 400 4500

1

2

3

4

5

6

7

X: 370.6

Y: 5.7

IPV

[A

]

VPV [V]

X: 367.2

Y: 4.529

X: 353.6

Y: 2.841

1000W/m2

800W/m2

500W/m2

0 50 100 150 200 250 300 350 400 4500

500

1000

1500

2000

2500

X: 370.6

Y: 2112

Pote

ncia

[W

]

VPV [V]

X: 367.2

Y: 1663

X: 353.6

Y: 1005

1000W/m2

800W/m2

500W/m2

Figura 3.4. Variación del punto de máxima potencia en función de la irradiancia.

0 50 100 150 200 250 300 350 400 450 5000

1

2

3

4

5

6

7

IPV

[A

]

VPV [V]

X: 401.2

Y: 5.734

X: 326.4

Y: 5.615

15ºC

25ºC

35ºC

45ºC

0 50 100 150 200 250 300 350 400 450 5000

500

1000

1500

2000

2500

X: 401.2

Y: 2300

Pote

ncia

[W

]

VPV [V]

X: 377.4

Y: 2143

X: 350.2

Y: 1988

X: 326.4

Y: 1833

15ºC

25ºC

35ºC

45ºC

Figura 3.5. Variación del punto de máxima potencia en función de la temperatura.

Page 85: Tesis Master J Chavarria

Capítulo 3 Ejemplo de Diseño y Simulación de un Inversor Central y de un Inversor Multinivel.

3-6

0 50 100 150 200 250 300 350 400 450-1.5

-1

-0.5

0

0.5

1

1.5

2

m [

Js-1

]

Tensión en el condensador Vdc [V]

1000W/m2

800W/m2

500W/m2

0 50 100 150 200 250 300 350 400 450 500-1.5

-1

-0.5

0

0.5

1

1.5

2

m [

Js-1

]

Tensión en el condensador Vdc [V]

15ºC

25ºC

35ºC

45ºC

(a) (b)

Figura 3.6. Variación de m en función de la irradiancia (a) y la temperatura (b).

Irradiancia [W/m2] T [ºK] Voc [V] Isc [A] Vmp [V] Imp [A] Pmp [W]

1000

300 442 6.1 370.6 5.7 2112

800 300 438.6 4.88 367.2 4.53 1663

500 300 425 3.05 353.6 2.84 1005

1000 288 472.6 6.1 401.2 5.73 2300

1000 298 448.8 6.1 377.4 5.68 2143

1000 308 421.6 6.1 350.2 5.67 1988

1000 318 397.8 6.1 326.4 5.61 1833

Tabla 3.2. Resumen de los cambios en función de la irradiancia y la temperatura.

A partir de los resultados mostrados en las figuras anteriores se puede concluir que la

potencia será máxima cuando la irradiancia sea de 1000 W/m2 (valor que no se supera

en condiciones ambientales normales) y la temperatura sea mínima.

Para simplificar el juego de resultados a mostrar en la tesis, solamente se evalúan saltos

en irradiancia y la acción del MPPT. La temperatura se considera constante y de valor

igual a 27 ºC (300 K). No obstante, en un diseño real que deba funcionar en el exterior,

se debe tener en cuenta el valor mínimo de temperatura que se puede alcanzar, pues de

él depende el valor de tensión a soportar por el condensador de entrada.

Page 86: Tesis Master J Chavarria

Capítulo 3 Ejemplo de Diseño y Simulación de un Inversor Central y de un Inversor Multinivel.

3-7

3.1.1. Diseño del controlador del lazo externo.

El diseño del controlador del lazo externo se realiza a partir del juego de ecuaciones

obtenidas en el apartado teórico y teniendo en cuenta las características del conjunto

fotovoltaico que se va a conectar en la entrada del sistema inversor.

Condición 1 1<m

Condición 2 1<α ; 0<γ

Condición 3 )1·(·

)2·(42 α

γ+

−>

gg TA

m

Condición 4 gg TA

m

··

22α

γ−

<

Tabla 3.3. Condiciones de diseño.

Condición 1:

El parámetro m debe ser menor que la unidad. Observando las curvas del panel se

puede ver la evolución de m en función de la tensión en bornes del condensador de

entrada (vdc). Suponiendo que puede variar la irradiancia sobre el panel y que la

temperatura es estable a 300 K deberemos considerar como peor caso los valores de m

para 1000 W/m2.

Figura 3.7. Definición del margen de trabajo en función de m.

Cumplir esta condición implica que la tensión en la entrada del sistema inversor debe

ser mayor de 27.71 V. No obstante, la condición reductora del inversor Buck, establece

un margen de trabajo mucho más estricto y que variará entre la tensión de circuito

abierto (Voc = 442 V) y la amplitud de la tensión de red tal y como indica la ecuación:

( )2*··1·ˆ

ggdcdc KLAvv ω+≥+

0 50 100 150 200 250 300 350 400 450-1.5

-1

-0.5

0

0.5

1

1.5

2

X: 27.71

Y: 1.001

m [

Js-1

]

VPV [V]

X: 311.1

Y: 0.0814

X: 442

Y: -1.078

1000W/m2 & 27 ºC

Margen de

funcionamiento

Page 87: Tesis Master J Chavarria

Capítulo 3 Ejemplo de Diseño y Simulación de un Inversor Central y de un Inversor Multinivel.

3-8

Realmente esta condición varía haciéndose más restrictiva conforme K aumenta y, por

tanto, conforme se extrae mayor potencia del sistema fotovoltaico. Sin embargo, para

definir el margen de estabilidad del controlador externo, se debe utilizar el valor Ag y

rizado nulo sobre vdc como límites de diseño gdc Av ≥* .

Condición 2:

1<α :

A partir de esta condición se puede fijar el valor de α que debe ser menor que la unidad.

Se elige el valor α = 0.875 ya que esta variable se corresponde con el cero del

controlador y éste debe posicionarse lo más cercano posible a z = 1 con el fin de

minimizar el efecto desestabilizador introducido por el elemento integrador.

0<γ :

La variable γ se calcula en la condición (3) pero deberá tener un valor negativo para cumplir la ecuación obtenida en (2).

Condiciones 3 y 4:

En esta condición se define el valor de γ que se requiere para cumplir la estabilidad dentro del margen de trabajo límite establecido anteriormente:

gggg TA

m

TA

m

··

·2

)1·(·

)2·(422 α

γα

−<<

+

donde:

VVAg 12.3112·220 == ; 1·0814.0 −= sJm ; 875.0=α ; sec02.0=gT ;

Se obtiene:

33 10·0961.010·114.2 −− −<<− γ ⇒ Valor intermedio: 001105.0−=γ

Con estos valores se puede trazar el lugar geométrico de las raíces sobre el plano Z y

observar que margen de estabilidad se obtiene. Para ello es necesario encontrar la

función en lazo abierto (GLA(z)) con ganancia variable en función de m:

1····5.0)····5.02()1()(222 ++−−+−= gggg TAzTAmzmzP αγγ

↓ 0)(1 =+ zGLA

( )0

1····5.0)····5.02(

·1

222

2

=++−−+

+−+

gggg TAzTAz

zzm

αγγ

Page 88: Tesis Master J Chavarria

Capítulo 3 Ejemplo de Diseño y Simulación de un Inversor Central y de un Inversor Multinivel.

3-9

De todo el rango de valores posibles del parámetro γ, se elige el correspondiente al valor intermedio. Si se evalúa la ubicación de las raíces para m = [-7.5, 1], se obtiene:

-1 -0.8 -0.6 -0.4 -0.2 0 0.2 0.4 0.6 0.8 1

-1

-0.8

-0.6

-0.4

-0.2

0

0.2

0.4

0.6

0.8

1

0.1π/T

0.2π/T

0.3π/T

0.4π/T0.5π/T

0.6π/T

0.7π/T

0.8π/T

0.9π/T

π/T

0.1π/T

0.2π/T

0.3π/T

0.4π/T0.5π/T

0.6π/T

0.7π/T

0.8π/T

0.9π/T

π/T

0.10.20.30.40.50.60.70.80.9

System: sys

Gain: 0.935

Pole: -0.0367 + 0.991i

Damping: 0.00505

Overshoot (%): 98.4

Frequency (rad/sec): 80.4

Root Locus

Real Axis

Imagin

ary

Axis

Figura 3.8. Lugar geométrico de las raíces sobre el plano Z con γγγγ = -0.0011.

El tipo de respuesta dinámica para la tensión vdc dentro del margen de variación

comprendido entre Voc y Ag, se puede obtener trazando el lugar geométrico de las raíces

para m = [-1.078, 0.0814], o lo que es lo mismo, vdc = [442, 311.1].

Figura 3.9. Lugar geométrico de las raíces sobre el plano Z.

m = [-1.078, 0.0814] y γγγγ = -0.0011

=

=→−=

934.0

0352.0078.1

2

1

polo

polom y

=

=→=

841.0

0884.00814.0

2

1

polo

polom

Los pares de polos obtenidos son reales y por tanto la respuesta dinámica será de tipo

sobreamortiguado.

-1 -0.8 -0.6 -0.4 -0.2 0 0.2 0.4 0.6 0.8 1

-1

-0.8

-0.6

-0.4

-0.2

0

0.2

0.4

0.6

0.8

1

π/T

0.1π/T

0.2π/T

0.3π/T

0.4π/T0.5π/T

0.6π/T

0.7π/T

0.8π/T

0.9π/T

π/T

0.10.20.30.40.50.60.70.80.9

0.1π/T

0.2π/T

0.3π/T

0.4π/T0.5π/T

0.6π/T

0.7π/T

0.8π/T

0.9π/T

Root Locus

Real Axis

Imagin

ary

Axis

m = -1.078

m = 0.0814

Page 89: Tesis Master J Chavarria

Capítulo 3 Ejemplo de Diseño y Simulación de un Inversor Central y de un Inversor Multinivel.

3-10

Como resumen, los parámetros del controlador del lazo externo son:

αααα 0.875

γγγγ -0.0011

Tg 0.02

Ag 2·220

Tabla 3.4. Valor de los parámetros del lazo externo de control.

3.1.2. Diseño del controlador del lazo interno.

El diseño del controlador del lazo interno, encargado de generar una corriente sinusoidal

y en fase con la tensión de red, depende de las ganancias del filtro resonante PI. A partir

del criterio de estabilidad de Routh-Hurwith se ha visto que estas dos variables (Kp y Ki)

deben ser positivas. No obstante, la elección de su valor determinará la velocidad con la

que la corriente de salida (iL) sigue a la referencia (K·vg) fijando como objetivo el

seguimiento en un tiempo menor de un periodo de red.

Fijando el valor del inductor L a 950uH (valor que se utiliza posteriormente en la

implementación del prototipo), queda por calcular el valor de las ganancias. Teniendo

en cuenta el diagrama de bloques visto en la figura 2.10:

Figura 3.10. Diagrama de bloques del sistema de control interno.

donde:

22

22

22

····)(

g

igpp

g

ipL

s

sKKsK

s

sKKsG

ω

ω

ω +

++=

++=

La función de transferencia en lazo cerrado a analizar es:

2223

22

2

·)··(··

····

)(

)()(

gpgip

ggp

i

p

Lref

LLC

KsLKsKsL

K

KKsKs

K

KK

sI

sIsH

ωω

ωω

++++

−++

==

A partir de esta función de transferencia se pretende estudiar la ubicación de los polos y

ceros sobre el lugar geométrico de las raíces con el fin de determinar el valor de las

ganancias.

sL·

1)(sGL

)(sVg

)(sIL)(sILref )(sVH

sL·

1)(sGL

)(sIL)(sILref )(sVH

K1

Page 90: Tesis Master J Chavarria

Capítulo 3 Ejemplo de Diseño y Simulación de un Inversor Central y de un Inversor Multinivel.

3-11

El valor de escalado K entre la tensión vg y la corriente de referencia se elige

considerando una incidencia de luz sobre el panel fotovoltaico de 1000 W/m2.

picoLref

g

mpAi

A

mWPK 56.13044.0

2·220

2112·2)/1000(·22

22

2

=→===

Mediante el polinomio característico del lazo de control interno:

2223 ·)··(··)( gpgip KsLKsKsLsP ωω ++++=

Se obtienen las funciones de transferencia en lazo abierto que nos permite ver la

evolución de los polos en función de Kp y Ki.

0)(1)()(

=+=pKfLA sGsP →

sLKsL

sKsG

gi

gp

KfLAp )··(·

)·()(

23

22

)( ω

ω

++

+=

0)(1)()(

=+=iKfLA sGsP →

2223)(·····

·)(

gpgp

iKfLA

KsLsKsL

sKsG

i ωω +++=

En primer lugar se fija el valor de Kp. Para evitar que se sature la salida del control

implementado en la FPGA, se ha elegido un valor igual a 140.

Además, un valor muy elevado de esta ganancia, produce una amplificación del rizado

de conmutación que se traspasa directamente al ciclo de trabajo y puede producir

conmutaciones en la señal de control cuando realmente no debe haberlas. Si el valor es

demasiado pequeño, hace que la respuesta dinámica de la corriente sea lenta.

Una vez determinado el valor de Kp, se evalúa la función de transferencia en lazo

abierto que nos permite ver la evolución de los polos en función de Ki.

0)(1)()(

=+=iKfLA sGsP →

2223)(·····

·)(

gpgp

iKfLA

KsLsKsL

sKsG

i ωω +++=

El valor de ajuste de la ganancia Ki es aquel que permite obtener un tiempo de

establecimiento menor de un periodo de red.

Teniendo que la función de transferencia es de tercer orden, las raíces del denominador

se pueden definir como:

ωσ ·2,1 js ±−= y σ−=3s

Si el tiempo de establecimiento se define como:

Error 5% → σ

3=st

Page 91: Tesis Master J Chavarria

Capítulo 3 Ejemplo de Diseño y Simulación de un Inversor Central y de un Inversor Multinivel.

3-12

Se puede calcular el valor mínimo de σ :

15002.0

33==>

stσ

La evolución gráfica de los polos para un margen de la ganancia Ki = [0, 50000] y

considerando Kp = 140 es:

Figura 3.11. Lugar geométrico de las raíces para Ki = [0, 50000].

La dinámica del sistema viene determinada por los polos complejos conjugados ya que

el polo real está alejado del eje imaginario. Se puede considerar dominancia de polos y

elegir el valor de Ki que cumpla σ > 150.

-250 -200 -150 -100 -50 0

-300

-200

-100

0

100

200

3000.060.130.210.290.40.54

0.7

0.9

0.060.130.210.290.40.54

0.7

0.9

50

100

150

200

250

300

50

100

150

200

250

300

350

System: sys

Gain: 5e+004

Pole: -179 + 259i

Damping: 0.569

Overshoot (%): 11.4

Frequency (rad/sec): 315

System: sys

Gain: 4.2e+004

Pole: -150 - 276i

Damping: 0.478

Overshoot (%): 18.1

Frequency (rad/sec): 314

Root Locus

Real Axis

Imag

inary

Axis

Figura 3.12. Evolución de los polos dominantes para Ki = [0, 50000].

-15 -10 -5 0

x 104

-400

-300

-200

-100

0

100

200

300

400

1

1

111111

1

1

2e+0044e+0046e+0048e+0041e+0051.2e+0051.4e+005

111111

Root Locus

Real Axis

Imagin

ary

Axis

polos

Page 92: Tesis Master J Chavarria

Capítulo 3 Ejemplo de Diseño y Simulación de un Inversor Central y de un Inversor Multinivel.

3-13

Se cumple la condición del tiempo de establecimiento para Ki > 42000 y se elige el

valor de Ki = 50000 para el diseño ya que, más adelante facilita el diseño digital del

filtro resonante.

El valor de los polos para esta condición es:

±−=±−=

−=−=

jjs

s

·259179·

10·47.1

3,2

51

ωσ

σ

El tiempo de establecimiento esperado es:

.0167.0179

33segts ===

σ

Llegado este punto, se genera un fichero en Matlab\Simulink que permite reproducir el

diagrama de bloques visto en la figura 3.10 y se verifica la respuesta transitoria

mediante simulación.

vG

K

iLref

iL

time

Util ity grid

Ki.s

s +(100*pi)^22

1

950e-6s

K

[vg]

Kp

1/K

[vg]

Clock

Figura 3.13. Fichero de simulación del lazo de control interno.

A continuación se adjuntan dos simulaciones para ver la evolución temporal de la

corriente para diferentes valores de ganancia.

Kp = 140; Ki = 100:

0 1 2 3 4 5 6 7 8 9 10-20

-10

0

10

20

IL y

ILre

f

Tiempo [sec]

X: 6.694

Y: -13.05

ILref

IL

0 0.005 0.01 0.015 0.02 0.025 0.03 0.035 0.04-20

-10

0

10

20

IL v

s.

ILre

f

Tiempo [sec]

ILref

IL

Figura 3.14. Evolución temporal de la corriente (Kp = 140 y Ki = 100).

Page 93: Tesis Master J Chavarria

Capítulo 3 Ejemplo de Diseño y Simulación de un Inversor Central y de un Inversor Multinivel.

3-14

La dinámica transitoria con estos valores de ganancia es lenta, no pudiendo afirmar que

la corriente sigue a la referencia de forma instantánea. El valor del tiempo de

establecimiento obtenido es de 6.7 segundos.

Kp = 140; Ki = 50000:

0 1 2 3 4 5 6 7 8 9 10-20

-10

0

10

20

IL y

ILre

f

Tiempo [sec]

ILref

IL

0 0.005 0.01 0.015 0.02 0.025 0.03 0.035 0.04-20

-10

0

10

20

IL v

s.

ILre

f

Tiempo [sec]

ILref

IL

Figura 3.15. Evolución temporal de la corriente (Kp = 140 y Ki = 50000).

El valor que se elige para el diseño del controlador es el de Kp = 140 y Ki = 50000, pues

ofrece una respuesta dinámica rápida permitiendo la hipótesis de que la tensión de red y

la corriente son sinusoidales y están en fase. La siguiente figura muestra la tensión de

red junto a la corriente observándose el desfase nulo entre ellas.

9 9.01 9.02 9.03 9.04 9.05 9.06-40

-30

-20

-10

0

10

20

30

40

IL y

VG

/10

Tiempo [sec]

VG/10

IL

Figura 3.16. Detalle del desfase entre la tensión de red y la corriente de salida.

Page 94: Tesis Master J Chavarria

Capítulo 3 Ejemplo de Diseño y Simulación de un Inversor Central y de un Inversor Multinivel.

3-15

3.1.3. Validación del diseño mediante simulación.

Para validar el diseño se ha generado un fichero de simulación en entorno

Matlab\Simulink tal y como se muestra en la siguiente figura:

ipv1

vg

vdc1

iL

d

K

U1

iLref

[vdc1]

[ipv1]

Uti l ity grid

300

Temperatura(K)

d u1

Modulación

iL

iLref

v dc1

d

Lazo Internovdc1

vdc1*

KT

Lazo Externo

1000

Irradiancia

ipv1

vg

u1

vdc1

iL

Inversor Central

[iL]

[K]

[vdc1]

[u1]

[ipv1]

[vg]

[vg]

[vg]

[u1]

[vdc1]

[vdc1]

[iL]

Irradiance

T

vpv

ipv

Conjunto Paneles Solares

Figura 3.17. Fichero de simulación para el inversor central.

Los bloques internos que constituyen el fichero se representan a continuación:

Conjunto Paneles Solares: Modelado matemático de la agrupación de paneles

fotovoltaicos.

1

ipve

u

eu

ns

conexión paneles - serie

np

conexión paneles - paraleloSaturation

R

Respuesta espectral

[Vt]

[Isat]

[Ig]

[Vt]

[Isat]

[Ig]

u-1

(1/T0)-(1/u)

(u/T0)^3

Eg

Energy Band Gap

Isat0

Corriente saturacion a T0

1/k

k

Constante Boltzmann

1/n

n

Coef. Emisión

1/qe

qe

Carga electrón

A

Area celula

3

Irradiancia

2

Temperatura

1

vpv

Figura 3.18. Modelado de la agrupación de paneles fotovoltaicos.

Page 95: Tesis Master J Chavarria

Capítulo 3 Ejemplo de Diseño y Simulación de un Inversor Central y de un Inversor Multinivel.

3-16

Inversor Central: Modelo matemático del inversor central.

Figura 3.19. Modelado del inversor central.

Lazo Externo: Controlador basado en el concepto de balance energético.

1

KT

time

ZOH 0.02sec

[IC]-K-

Gamma

z-Alfa

z-1

Clock

-K-

0.5·C.

-K-

0.5·C

2

vdc1*

1

vdc1

Figura 3.20. Modelado del lazo de control externo.

Lazo Interno: Lazo de control de la corriente proporcional resonante.

1

d

error

Kp

Ganancia P

Ki.s

s +(100*pi)^22

Filtro resonante 50Hz

3vdc1

2

iLref

1iL

Figura 3.21. Modelado del lazo de control interno.

2

iL

1

vdc1

VH

1

s

ipv 1

iL

u1

v dc1

1/L

3

u12

vg

1

ipv1

1

vdc1

1

s1/C

3

u1

2

iL1

ipv1

Page 96: Tesis Master J Chavarria

Capítulo 3 Ejemplo de Diseño y Simulación de un Inversor Central y de un Inversor Multinivel.

3-17

Modulación: Bloque modulador que según la modulación a utilizar podrá basarse en el

método de múltiples moduladoras o bien en el método de portadora modificada.

1

u1

Port1

D_neg

D

Portadora

1 a -1

-1

1

d

Figura 3.22. Bloque modulador para múltiples moduladoras.

1

u1

Port1

Port2

Portadora

1 a 0

Portadora

0 a -1

1

d

Figura 3.23. Bloque modulador para portadora modificada.

Los valores de los parámetros utilizados en el fichero de simulación son:

Panel:

Irradiancia [W/m2] T [ºK] Voc [V] Isc [A] Vmp [V] Imp [A] Pmp [W]

1000

300 442 6.1 370.6 5.7 2112

Constantes de diseño:

( ) ( )

VVKKFC

HLT.-γ.α·t·π·· ·tω·Av

dcip

gggg

6.370 ;50000 ;140 ;2200

;950 sec;02.0 ;00110 ;8750 ;50·2sin2220sin

*====

======

µ

µ

Modulación:

Múltiples moduladoras: Portadora triangular con frecuencia f = 20 kHz.

Portadora modificada: Dos portadoras triangulares complementarias con frecuencia

f = 20 kHz.

Page 97: Tesis Master J Chavarria

Capítulo 3 Ejemplo de Diseño y Simulación de un Inversor Central y de un Inversor Multinivel.

3-18

0.02 0.0201 0.0202

-1

-0.8

-0.6

-0.4

-0.2

0

0.2

0.4

0.6

0.8

1

Port

adora

Tiempo [sec] 0.02 0.0201 0.0202

-1

-0.8

-0.6

-0.4

-0.2

0

0.2

0.4

0.6

0.8

1

Po

rta

do

ra

Tiempo [sec] (a) (b)

Figura 3.24. Portadora para (a) Múltiples moduladoras, (b) Portadora modificada.

Los resultados que se obtienen a partir de la simulación muestran el correcto

funcionamiento del inversor. Se resumen a continuación algunas de las formas de onda

más representativas realizando una comparativa entre ambas modulaciones. No se

profundizará en exceso sobre el funcionamiento del inversor central, pues ya se estudia

esta estructura en [T.1] y [T.2], y el objetivo de esta tesis es la validación en laboratorio

del inversor multinivel.

La presentación de los resultados se realiza siguiendo la siguiente estructura:

0 0.2 0.4 0.6 0.8 1 1.2 1.4 1.6 1.8 2-400

-200

0

200

400

Tiempo [sec]

Tensió

n r

ed

MULTIPLES MODULADORAS

Vg

0 0.2 0.4 0.6 0.8 1 1.2 1.4 1.6 1.8 2-40

-20

0

20

40

Tiempo [sec]

Corr

iente

IL

IL

0 0.2 0.4 0.6 0.8 1 1.2 1.4 1.6 1.8 2-400

-200

0

200

400

Tiempo [sec]

Te

nsió

n r

ed

PORTADORA MODIFICADA

Vg

0 0.2 0.4 0.6 0.8 1 1.2 1.4 1.6 1.8 2-40

-20

0

20

40

Tiempo [sec]

Co

rrie

nte

IL

IL

Figura 3.25. Tensión de red (vg) y corriente de salida (iL).

Simulación con modulación

por múltiples moduladoras

Simulación con modulación

por portadora modificada

Page 98: Tesis Master J Chavarria

Capítulo 3 Ejemplo de Diseño y Simulación de un Inversor Central y de un Inversor Multinivel.

3-19

1 1.01 1.02 1.03 1.04 1.05 1.06-40

-20

0

20

40

X: 1.025

Y: 31.11

Tensió

n r

ed/1

0;

Corr

iente

IL

Tiempo [sec]

MULTIPLES MODULADORAS

X: 1.005

Y: 13.57

Vg/10

IL

1.018 1.019 1.02 1.021 1.022-20

-10

0

10

20

Tensió

n r

ed/1

0;

Corr

iente

IL

Tiempo [sec]

Vg/10

IL

1.028 1.029 1.03 1.031 1.032-20

-10

0

10

20

Tensió

n r

ed/1

0;

Corr

iente

IL

Tiempo [sec]

Vg/10

IL

1 1.01 1.02 1.03 1.04 1.05 1.06-40

-20

0

20

40

X: 1.005

Y: 13.54

Tensió

n r

ed/1

0;

Corr

iente

IL

Tiempo [sec]

PORTADORA MODIFICADA

X: 1.025

Y: 31.1

Vg/10

IL

1.018 1.019 1.02 1.021 1.022-20

-10

0

10

20

Tensió

n r

ed/1

0;

Corr

iente

IL

Tiempo [sec]

Vg/10

IL

1.028 1.029 1.03 1.031 1.032-20

-10

0

10

20

Tensió

n r

ed/1

0;

Corr

iente

IL

Tiempo [sec]

Vg/10

IL

Figura 3.26. Desfase entre la tensión de red y la corriente de salida.

Como se puede ver en las figuras anteriores, la corriente está en fase con la tensión de

red y la potencia de salida cumple el concepto de balance energético. Toda la potencia

de entrada es transferida a la salida, pues el modelo es ideal y, por tanto, las pérdidas

son nulas.

===

====

→=W

AVivP

WVAviviP

WPLgout

dcPVPVPVin

mp8.2110

2

57.13·1.311·

4.21104.374·637.5··

2112

Se han considerado en este cálculo las tensiones instantáneas en un determinado

instante de tiempo, siendo más restrictivos que la ley de control establecida. Realmente,

el algoritmo de control asegura la transferencia de potencia en un periodo de red.

0 0.2 0.4 0.6 0.8 1 1.2 1.4 1.6 1.8 2350

400

450

Tensió

n V

dc1

Tiempo [sec]

MULTIPLES MODULADORAS

Vdc1

1 1.01 1.02 1.03 1.04 1.05 1.06365

370

375

X: 1.003

Y: 374.7

Tensió

n V

dc1

Tiempo [sec]

Vdc1

0 0.2 0.4 0.6 0.8 1 1.2 1.4 1.6 1.8 2350

400

450

Te

ns

ión

Vd

c1

Tiempo [sec]

PORTADORA MODIFICADA

Vdc1

1 1.01 1.02 1.03 1.04 1.05 1.06365

370

375

X: 1.002

Y: 374.7

Te

nsió

n V

dc

1

Tiempo [sec]

Vdc1

Figura 3.27. Tensión en el condensador de entrada (vdc).

Si calculamos el valor medio de la tensión vdc, se observa que converge al valor fijado

por la referencia de tensión Vdc* que para esta simulación era de 370.6V, mientras que el

valor medio de la corriente ipv queda determinada por la curva del panel (5.7A).

Page 99: Tesis Master J Chavarria

Capítulo 3 Ejemplo de Diseño y Simulación de un Inversor Central y de un Inversor Multinivel.

3-20

0 0.2 0.4 0.6 0.8 1 1.2 1.4 1.6 1.8 20

2

4

6

Corr

iente

Ipv1

Tiempo [sec]

MULTIPLES MODULADORAS

Ipv1

1 1.01 1.02 1.03 1.04 1.05 1.065.6

5.7

5.8

5.9

X: 1.002

Y: 5.633Corr

iente

Ipv1

Tiempo [sec]

Ipv1

0 0.2 0.4 0.6 0.8 1 1.2 1.4 1.6 1.8 20

2

4

6

Co

rrie

nte

Ip

v1

Tiempo [sec]

PORTADORA MODIFICADA

Ipv1

1 1.01 1.02 1.03 1.04 1.05 1.065.6

5.7

5.8

5.9

X: 1.003

Y: 5.632Co

rrie

nte

Ip

v1

Tiempo [sec]

Ipv1

Figura 3.28. Corriente entregada por el conjunto fotovoltaico (ipv).

También se puede verificar el valor del factor de proporcionalidad K que relaciona la

tensión de red con la amplitud de la corriente inyectada.

0436.01.311

6.370·7.5·2··222

===g

PVPV

A

viK

0 0.2 0.4 0.6 0.8 1 1.2 1.4 1.6 1.8 2-40

-20

0

20

40

Corr

ien

te I

Lre

f e I

L

Tiempo [sec]

MULTIPLES MODULADORAS

ILref

IL

0 0.2 0.4 0.6 0.8 1 1.2 1.4 1.6 1.8 20

0.05

0.1

X: 1.48

Y: 0.04362

Va

lor

de

K

Tiempo [sec]

K

0 0.2 0.4 0.6 0.8 1 1.2 1.4 1.6 1.8 2-40

-20

0

20

40

Corr

ien

te I

Lre

f e I

L

Tiempo [sec]

PORTADORA MODIFICADA

ILref

IL

0 0.2 0.4 0.6 0.8 1 1.2 1.4 1.6 1.8 20

0.05

0.1

Va

lor

de

K

Tiempo [sec]

X: 1.56

Y: 0.04362

K

Figura 3.29. Variable de escalado de la corriente (K).

0 0.2 0.4 0.6 0.8 1 1.2 1.4 1.6 1.8 2-4

-2

0

2

4

Err

or

Tiempo [sec]

MULTIPLES MODULADORAS

Error

1 1.01 1.02 1.03 1.04 1.05 1.06-4

-2

0

2

4

Err

or

Tiempo [sec]

Error

0 0.2 0.4 0.6 0.8 1 1.2 1.4 1.6 1.8 2-4

-2

0

2

4

Err

or

Tiempo [sec]

PORTADORA MODIFICADA

Error

1 1.01 1.02 1.03 1.04 1.05 1.06-4

-2

0

2

4

Err

or

Tiempo [sec]

Error

Figura 3.30. Error entre la corriente de salida (iL) y la de referencia (iLref).

Page 100: Tesis Master J Chavarria

Capítulo 3 Ejemplo de Diseño y Simulación de un Inversor Central y de un Inversor Multinivel.

3-21

El error obtenido puede parecer grande ya que realizando un cálculo rápido se observa

que está entre el 10 y el 15 %. Sin embargo, este error, es debido al rizado de

conmutación amplificado por la acción proporcional. El error a frecuencia de 50 Hz

queda enmascarado y es de valor mucho menor gracias al efecto de la acción integral

resonante. Este es el principal motivo por el que se ha elegido un valor de Kp pequeño

en comparación con la ganancia Ki, pues un incremento de Kp implica un incremento del

ruido en el error.

Para poder comparar las diferentes modulaciones, es interesante representar el rizado de

la corriente de salida (iL), la tensión de salida del puente inversor (vH) y los

correspondientes espectros.

1 1.01 1.02 1.03 1.04 1.05 1.06-20

-10

0

10

20

Co

rrie

nte

IL

Tiempo [sec]

MULTIPLES MODULADORAS

IL

1.0251 1.0251 1.0251 1.0252 1.0252 1.0252 1.0252 1.0252 1.0253 1.0253 1.025312.5

13

13.5

14

14.5

X: 1.025

Y: 14.21

Riz

ad

o c

orr

ien

te I

L

Tiempo [sec]

X: 1.025

Y: 12.9

IL

1 1.01 1.02 1.03 1.04 1.05 1.06-20

-10

0

10

20

Co

rrie

nte

IL

Tiempo [sec]

PORTADORA MODIFICADA

IL

1.0251 1.0251 1.0251 1.0252 1.0252 1.0252 1.0252 1.0252 1.0253 1.0253 1.025312

13

14

15

X: 1.025

Y: 14.74R

izad

o c

orr

ien

te I

L

Tiempo [sec]

X: 1.025

Y: 12.62

IL

Figura 3.31. Corriente de salida (iL) y rizado (∆∆∆∆iL).

0 5 10 15

x 104

-140

-120

-100

-80

-60

-40

-20

0

20

40

X: 50.31

Y: 22.36

RESPUESTA FRECUENCIAL MULTIPLES MODULADORAS

Pote

nc

ia [

dB

]

Frecuencia [Hz]

X: 4.005e+004

Y: -7.419

X: 8.005e+004

Y: -23.79 X: 1.201e+005

Y: -31.45

IL

0 5 10 15

x 104

-140

-120

-100

-80

-60

-40

-20

0

20

40

X: 50.31

Y: 22.36

RESPUESTA FRECUENCIAL PORTADORA MODIFICADA

Pote

nc

ia [

dB

]

Frecuencia [Hz]

X: 2e+004

Y: -0.6915

X: 6e+004

Y: -21.17

X: 4.015e+004

Y: -29.13

IL

Figura 3.32. Espectro de la corriente de salida (iL).

El rizado de la corriente es triangular pero varía su frecuencia en función de la

modulación. En el caso de múltiples moduladoras tiene una frecuencia de 40 kHz,

mientras que con la modulación con portadora modificada es de 20 kHz.

10.3% del Rizado31.19.1221.14)mod. Mult.( →=−=∆ AiL

15.5% del Rizado12.262.1274.14modif.) Port.( →=−=∆ AiL

Page 101: Tesis Master J Chavarria

Capítulo 3 Ejemplo de Diseño y Simulación de un Inversor Central y de un Inversor Multinivel.

3-22

0 0.2 0.4 0.6 0.8 1 1.2 1.4 1.6 1.8 2-500

0

500

Te

ns

ión

sa

lida

mu

ltin

ive

l

Tiempo [sec]

MULTIPLES MODULADORAS

VH

1 1.01 1.02 1.03 1.04 1.05 1.06-400

-200

0

200

400

Ten

sió

n s

alid

a m

ult

iniv

el

y V

g

Tiempo [sec]

VH

Vg

0 0.2 0.4 0.6 0.8 1 1.2 1.4 1.6 1.8 2-500

0

500

Tensió

n s

alid

a m

ultin

ivel

Tiempo [sec]

PORTADORA MODIFICADA

VH

1 1.01 1.02 1.03 1.04 1.05 1.06-400

-200

0

200

400

Tensió

n s

alid

a m

ultin

ivel y V

g

Tiempo [sec]

VH

Vg

Figura 3.33. Tensión a la salida del puente completo (vH).

0 5 10 15

x 104

-80

-60

-40

-20

0

20

40

60

X: 50.31

Y: 49.57

RESPUESTA FRECUENCIAL MULTIPLES MODULADORAS

Pote

nc

ia [

dB

]

Frecuencia [Hz]

X: 4.005e+004

Y: 40.06X: 8.005e+004

Y: 29.42 X: 1.201e+005

Y: 24.82

VH

0 5 10 15

x 104

-80

-60

-40

-20

0

20

40

60

X: 50.31

Y: 49.57

RESPUESTA FRECUENCIAL PORTADORA MODIFICADA

Pote

nc

ia [

dB

]

Frecuencia [Hz]

X: 6e+004

Y: 29.7

X: 2e+004

Y: 40.82

X: 4.015e+004

Y: 18.37

VH

Figura 3.34. Espectro de la tensión multinivel (vH).

La tensión de salida vH tiene los niveles comprendidos entre ± vdc y un valor superior al de vg para que se cumpla la condición de inyección de corriente a la red.

El espectro presenta los mismos harmónicos que la corriente de salida (iL).

Teniendo en cuenta el resultado obtenido al evaluar los espectros de ambas

modulaciones, se puede comentar que, la modulación por portador modificada es más

compleja de filtrar, pues, los harmónicos están más próximos a la frecuencia de señal

útil (50 Hz). No obstante, el número de conmutaciones de los elementos de control es

menor y por ello se reduce el estrés y las pérdidas por conmutación.

Page 102: Tesis Master J Chavarria

Capítulo 3 Ejemplo de Diseño y Simulación de un Inversor Central y de un Inversor Multinivel.

3-23

3.2. Ejemplo de diseño de un Inversor Multinivel.

El inversor multinivel que se diseña en este apartado se basa en la estructura presentada

en 2.13. La figura muestra una estructura de n etapas conectadas en cascada. En este

ejemplo se toma el valor de n = 3.

Teniendo en cuenta la agrupación de paneles del punto 3.1, se plantea a continuación la

división del conjunto entre las tres etapas. Se pretende mantener la potencia total de

entrada al mismo valor que en el inversor central, pero en este caso mediante tres

agrupaciones de paneles distintas. Esto permite que un grupo de paneles tenga

características eléctricas o ambientales distintas a los otros y, sin embargo, no penalice

la potencia total.

Para realizar una aproximación sencilla, se divide el conjunto en tres agrupaciones que

son capaces de entregar la misma corriente, pero la tensión vPV es menor.

Figura 3.35. División del conjunto de paneles fotovoltaicos para el inversor multinivel.

Las curvas características de los nuevos conjuntos fotovoltaicos en función de la

irradiancia son:

0 50 100 1500

1

2

3

4

5

6

7

X: 123.5

Y: 5.7

IPV

[A

]

VPV [V]

X: 121.3

Y: 4.572

X: 117.9

Y: 2.841

1000W/m2

800W/m2

500W/m2

0 50 100 1500

100

200

300

400

500

600

700

800

X: 123.5

Y: 704.1

Pote

ncia

[W

]

VPV [V]

X: 121.3

Y: 554.4

X: 117.9

Y: 334.9

1000W/m2

800W/m2

500W/m2

Figura 3.36. Variación del punto de máxima potencia en función de la irradiancia.

0 50 100 150 200 250 300 350 400 4500

500

1000

1500

2000

2500

Pote

ncia

[W

]

VPV [V]

X: 370.6

Y: 21121000W/m2 & 27 ºC

0 50 100 1500

100

200

300

400

500

600

700

800

Pote

ncia

[W

]

VPV [V]

X: 123.5

Y: 704.11000W/m2 & 27 ºC

Nueva agrupación

de paneles

Page 103: Tesis Master J Chavarria

Capítulo 3 Ejemplo de Diseño y Simulación de un Inversor Central y de un Inversor Multinivel.

3-24

Quedando la tabla de resumen de valores como:

Irradiancia [W/m2] T [ºK] Voc [V] Isc [A] Vmp [V] Imp [A] Pmp [W]

1000

300 147.3 6.1 123.5 5.7 704.1

800 300 146.2 4.88 121.3 4.53 554.4

500 300 141.7 3.05 117.9 2.84 334.9

Tabla 3.5. Resumen de los cambios en función de la irradiancia.

La potencia para cada irradiancia se corresponde con la de la tabla 3.2 si se divide esta

por tres.

Igual que en el caso anterior, la potencia inyectada a la red eléctrica será máxima si los

tres conjuntos fotovoltaicos tienen una iluminación de 1000 W/m2. De lo contrario, cada

conjunto debe ser capaz de operar en el punto de máxima potencia de forma

independiente, con el fin de intentar aprovechar al máximo la energía disponible en la

entrada del inversor multinivel.

Una vez definidos los conjuntos fotovoltaicos a utilizar, se debe plantear el diseño del

los controladores.

3.2.1. Diseño del controlador del lazo externo.

En el diseño del controlador del lazo externo se deben considerar las tres etapas de

entrada y determinar en qué condiciones pueden estar trabajando cada una de ellas. Para

ello, es indispensable considerar las curvas de los conjuntos fotovoltaicos presentadas

anteriormente junto con la curva de la variable m.

Figura 3.37. Condiciones de trabajo límite.

vdc2

iPV2

PUENTE

ETAPA

2

vdc1

iPV1

PUENTE

ETAPA

1

L

vg

vH

vdc3

iPV3

PUENTE

ETAPA

3

Condiciones de trabajo límite para

cada conjunto fotovoltaico:

vHT > Ag

vHT = u1·vdc1 + u2·vdc2 + u3·vdc3

⇓ vHTmax = vdc1 + vdc2 + vdc3

La tensión mínima que debe

entregar cada conjunto es:

vdc1min = Ag – (Voc2 + Voc3)

vdc2min = Ag – (Voc1 + Voc3)

vdc3min = Ag – (Voc1 + Voc2)

Page 104: Tesis Master J Chavarria

Capítulo 3 Ejemplo de Diseño y Simulación de un Inversor Central y de un Inversor Multinivel.

3-25

Se debe asegurar la estabilidad del sistema para todo el margen de funcionamiento

posible. El valor mínimo que se puede considerar en cada agrupación de paneles se da

cuando los otros grupos están trabajando en tensión de cortocircuito y la irradiancia

sobre el conjunto es máxima (1000 W/m2).

En el caso concreto que se plantea en este ejemplo, donde los tres conjuntos de paneles

son idénticos:

( ) VmWVAv ocgdc 5.166.2941.3113.147·22·220/1000·22

min =−=−=−=

Sin embargo, esta condición puede verse afectada por las ecuaciones de diseño del

controlador, especialmente por la que impone m < 1.

Figura 3.38. Definición del margen de trabajo en función de m.

Una vez evaluada la variación de m en función de la tensión vPV, se observa que la

tensión mínima disponible para que el controlador sea estable es de 27.71V en lugar de

los 16.5V. Esto no es un inconveniente para el diseño puesto que, cuanto mayor es la

suma de tensiones de las diferentes etapas, mejor se cumple la condición de inyección a

red.

Seguidamente, se calculan los parámetros del controlador en función del margen

máximo de m.

Condición 1 1<im

Condición 2 1<iα ; 0<iγ

Condición 3 )1·(·

)2·(42

igg

ii

TA

m

αγ

+

−>

Condición 4 ggi

ii

TA

m

··

·22α

γ−

<

Tabla 3.6. Condiciones de diseño.

Se toma el valor de αi = 0.875 para minimizar el efecto desestabilizador del integrador y

luego se calcula el valor de γi para mi = 0.9 asegurando así la condición de mi < 1.

0 50 100 150-4

-3

-2

-1

0

1

2

X: 16.49

Y: 1.681

m [

Js-1

]

VPV [V]

X: 27.71

Y: 1.001

X: 147.3

Y: -3.235

1000W/m2 & 27 ºC

Margen de

funcionamiento

1·ˆ

−=

z

zG i

iCi

αγ

Page 105: Tesis Master J Chavarria

Capítulo 3 Ejemplo de Diseño y Simulación de un Inversor Central y de un Inversor Multinivel.

3-26

ggi

ii

igg

i

TA

m

TA

m

··

·2

)1·(·

)2·(422 α

γα

−<<

+

Los valores a tener en cuenta para el cálculo de la inecuación son:

VVAg 12.3112·220 == ; 1·9.0 −= sJmi ; 875.0=iα ; sec02.0=gT ;

Como resultado se obtiene:

001062.0001212.0 −<<− iγ ⇒ Valor intermedio: 00114.0−=iγ

Si se traza el lugar geométrico de las raíces en función del parámetro m para validar el

margen de estabilidad con el valor intermedio de γ obtenemos:

-1 -0.8 -0.6 -0.4 -0.2 0 0.2 0.4 0.6 0.8 1

-1

-0.8

-0.6

-0.4

-0.2

0

0.2

0.4

0.6

0.8

1

0.3π/T

0.4π/T0.5π/T

0.6π/T

0.7π/T

0.8π/T

0.9π/T

π/T

0.10.20.30.40.50.60.70.80.9

0.1π/T

0.2π/T

0.3π/T

0.4π/T0.5π/T

0.6π/T

0.7π/T

0.8π/T

0.9π/T

π/T

0.1π/T

0.2π/T

System: sys

Gain: 0.965

Pole: -0.979 + 0.159i

Damping: 0.0028

Overshoot (%): 99.1

Frequency (rad/sec): 149

System: sys

Gain: 0.9

Pole: -0.0176 + 0.586i

Damping: 0.316

Overshoot (%): 35.1

Frequency (rad/sec): 84.4

Root Locus

Real Axis

Imagin

ary

Axis

Figura 3.39. Lugar geométrico de las raíces sobre el plano Z.

Observando la figura, la tensión mínima que se puede alcanzar en la entrada de las

etapas que forman el inversor multinivel es de 28.73V (m = 0.965) con una irradiancia

de 1000 W/m2.

Considerando que el sistema de control está pensado para trabajar siempre en el punto

de máxima potencia, quizás no tiene mucho sentido permitir un margen de estabilidad

para toda la curva. Sin embargo, durante los cambios bruscos de irradiancia, se

producen transitorios abruptos en la tensión, los cuales deben mantenerse dentro del

margen de estabilidad para que el controlador pueda volver a posicionar el punto de

trabajo en el valor adecuado.

En el caso general de tener agrupaciones de paneles con curvas distintas, se debe

considerar el margen de funcionamiento para cada una de ellas y diseñar el controlador

para el caso más restrictivo.

Page 106: Tesis Master J Chavarria

Capítulo 3 Ejemplo de Diseño y Simulación de un Inversor Central y de un Inversor Multinivel.

3-27

Resumen de los parámetros del controlador externo:

ααααi 0.875

γγγγi -0.00114

Tg 0.02

Ag 2·220

Tabla 3.7. Valor de los parámetros del lazo externo de control.

3.2.2. Diseño del controlador del lazo interno.

El controlador del lazo interno se puede mantener idéntico al que se ha presentado en el

apartado 3.1.2 para el inversor central. Esto se puede entender fácilmente observando el

siguiente diagrama de bloques:

Figura 3.40. Diagrama de bloques simplificado del controlador interno.

Por tanto, las entradas siguen siendo las mismas que en el caso anterior (aunque

sumando previamente los términos independientes de cada etapa) y la velocidad de

seguimiento entre la corriente y la referencia queda establecida por los mismos valores

de Kp y Ki.

=

=

50000

140

i

p

K

Ka

Para el diseño de este bloque de control, es indistinto el número de etapas que forman el

inversor multinivel.

Control PR

iL

iLref = K·vg

d

Siendo:

K = K1 + K2 + K3

vdcT = vdc1 + vdc2 + vdc3

vdcT

Page 107: Tesis Master J Chavarria

Capítulo 3 Ejemplo de Diseño y Simulación de un Inversor Central y de un Inversor Multinivel.

3-28

3.2.3. Validación del diseño mediante simulación.

El diseño del inversor multinivel se ha evaluado mediante simulación con

Matlab\simulink. Para ello se ha generado el siguiente modelo:

K1

K3

ip3

K2

vdc1

iL

vdc2

vdc3

U3

U2

U1

vg

d

ip1

K

iLref

ip2

[vdc2]

vdc2

[K]

[K3]

k3

[K2]

k2

[K1]

k1

[ipv3]

[ipv2]

[ipv1]

Uti l ity grid

300

Temperatura 3 [K]

300

Temperatura 2 [K]

300

Temperatura 1 [K]

K

K1

K2

K3

d

U1

U2

U3

Modulación

iL

iLref

vdcT

d

Lazo Interno

vdc1

vdc1*

vdc2

vdc2*

vdc3

vdc3*

K1

K2

K3

Lazo Externo

1000

Irradiancia 3

1000

Irradiancia 2

1000

Irradiancia 1

ipv1

vg

u1

vdc1

iL

ipv2

u2

ipv3

u3

vdc2

vdc3

Inversor Multinivel 3 etapas

[iL]

[vdc2]

[K3]

[K2]

[K1]

[K]

[vdc3]

[vdc1]

[u3]

[u2]

[u1]

[ipv3][ipv2]

Goto_ipv1

[ipv1]

[vg]

[vg]

[vg]

[u3]

[u2]

[u1]

[vdc2]

[vdc3][vdc2][vdc1]

[vdc1]

[vdc3]

[vdc1]

[vdc3]

[iL]

Irradiance

T

vpv

ipv

Conjunto Paneles Solares 3

Irradiance

T

vpv

ipv

Conjunto Paneles Solares 2

Irradiance

T

vpv

ipv

Conjunto Paneles Solares 1

Figura 3.41. Fichero de simulación para el inversor multinivel de tres etapas.

El fichero de simulación realizado tiene los mismos bloques que el mostrado para el

caso del inversor central.

Conjunto Paneles Solares: El modelo para cada conjunto fotovoltaico es el mismo que

se muestra en la figura 3.18 pero dividiendo el número de series conectadas por tres.

Inversor Multinivel: Modelo matemático del inversor multinivel formado por tres etapas

de potencia.

4

vdc3

3

vdc2

2

iL

1

vdc1

VH

1

s

ipv 3

iL

u3

v dc3

ipv 2

iL

u2

v dc2

ipv 1

IL

u1

v dc1

1/L

7

u3

6

ipv3

5

u2

4

ipv2

3

u1

2

vg

1

ipv1

Figura 3.42. Modelado del inversor multinivel de tres etapas.

Page 108: Tesis Master J Chavarria

Capítulo 3 Ejemplo de Diseño y Simulación de un Inversor Central y de un Inversor Multinivel.

3-29

Lazo Externo: Controlador basado en el concepto de balance energético. Se amplía el

diagrama de bloques presentado en el caso del inversor central añadiendo las etapas

necesarias.

0.5·C3

0.5·C3.

3

K3

2

K2

1

K1

time

ZOH 0.02 sec

[IC]

[IC]

[IC]

-K-

Gamma3

-K-

Gamma2

-K-

Gamma1

-K-

-K-

z-Alfa1

z-1

z-Alfa3

z-1

z-Alfa2

z-1

Clock

Add2

Add1

Add

-K-

0.5·C2.

-K-

0.5·C2

-K-

0.5·C1.

-K-

0.5·C1

6

vdc3*

5

vdc3

4

vdc2*

3

vdc2

2

vdc1*

1

vdc1

Figura 3.43. Modelado del lazo de control externo para tres etapas.

Lazo Interno: Bloque idéntico al que se presenta en la figura 3.21. Los valores de las

ganancias proporcional e integral se mantienen.

Modulación: Bloque modulador. Según la modulación se basará en el desplazamiento

en fase entre portadoras (PS-PWM) o bien en la disposición entre ellas (PD-PWM).

3

U3

2

U2

1

U1

DK2

DK1

Port3

Port2

Port1

D_neg

D

DK3

-1

5

d

4

K3

3

K2

2

K1

1

K

Figura 3.44. Bloque modulador para PS-PWM.

Page 109: Tesis Master J Chavarria

Capítulo 3 Ejemplo de Diseño y Simulación de un Inversor Central y de un Inversor Multinivel.

3-30

3

U3

2

U2

1

U1

D

Port_rot6

Port_rot5

Rot_val

Ramp

wk5

Port_rot4

Port_rot1

Port_rot3

Port6

Port5

Port4

Port3

Port2

Port1

Port_rot2

rampa

tiemposConvert

conv Zero-Order

Hold

u

rot

u1

u2

u3

Rotación 2

u

rot

u1

u2

u3

Rotación 1

Relay2

<=

ROk2

<=

ROk1

Product5

Product2

Portadora 3#

Portadora 3

Portadora 2#

Portadora 2

Portadora 1#

Portadora 1

f(u)

Fcn

Add3

5

d

4

k3

3

k2

2

k1

1

KT

Figura 3.45. Bloque modulador para PD-PWM.

Los valores de los parámetros utilizados en el fichero de simulación son:

Panel: Varía la curva según la irradiancia seleccionada en cada caso.

Irradiancia [W/m2] T [ºK] Voc [V] Isc [A] Vmp [V] Imp [A] Pmp [W]

1000

300 147.3 6.1 123.5 5.7 704.1

800 300 146.2 4.88 121.3 4.53 554.4

500 300 141.7 3.05 117.9 2.84 334.9

Constantes de diseño:

( ) ( )50000 ;140 ;2200

;950 ;02.0 ;01140 ;8750 ;50·2sin2220sin

===

======

ip

gggg

KKFC

HLsegT.-γ.α·t·π·· ·tω·Av

µ

µ

Modulación:

PS-PWM: Tres portadoras triangulares de frecuencia 20 kHz y desfasadas 120º entre

ellas.

º1203

º360º360===∆

nfase

PD-PWM: Tres portadoras triangulares complementarias con frecuencia de 20 kHz y un

ciclo de rotación completo para cada 40 ciclos de portadora.

Page 110: Tesis Master J Chavarria

Capítulo 3 Ejemplo de Diseño y Simulación de un Inversor Central y de un Inversor Multinivel.

3-31

0.02 0.02 0.02 0.02 0.02 0.0201 0.0201 0.0201 0.0201 0.0201-1

-0.8

-0.6

-0.4

-0.2

0

0.2

0.4

0.6

0.8

1

Tiempo [sec]

Port

adora

s P

S

Portadora 1

Portadora 2

Portadora 3

0.02 0.02 0.02 0.02 0.02 0.0201 0.0201 0.0201 0.0201 0.0201-1

-0.8

-0.6

-0.4

-0.2

0

0.2

0.4

0.6

0.8

1

Tiempo [sec]

Port

adora

s P

D

Portadora 1

Portadora 2

Portadora 3

Portadora 1#

Portadora 2#

Portadora 3#

(a) (b)

Figura 3.46. Portadora para (a) PS-PWM, (b) PD-PWM.

Un ejemplo de alternancia de portadoras para la modulación PD-PWM con 40 ciclos de

portadora por rotación completa es:

=

=

=

=

=

=

3

1

33

3

1

22

3

1

11

·

·

·

i

i

rot

i

i

rot

i

i

rot

K

KTT

K

KTT

K

KTT

Figura 3.47. Rotación de portadoras (PD-PWM).

La presentación de los resultados se realiza siguiendo la siguiente estructura:

Simulación con modulación

PS-PWM

Simulación con modulación

PD-PWM

0.02 0.02020.02040.02060.0208 0.021 0.02120.02140.02160.0218 0.022-1

-0.8

-0.6

-0.4

-0.2

0

0.2

0.4

0.6

0.8

1

Tiempo [sec]

Rota

ció

n p

ort

adora

s P

D

Rot. port.1

Rot. port.2

Rot. port.3

Rot. port.1#

Rot. port.2#

Rot. port.3#

T1 T2 T3

Secuencia 1 Secuencia Secuencia 3

Trot

Page 111: Tesis Master J Chavarria

Capítulo 3 Ejemplo de Diseño y Simulación de un Inversor Central y de un Inversor Multinivel.

3-32

3.2.3.1. Simulación del inversor multinivel en estado estacionario.

El primer conjunto de simulaciones que se muestra a continuación, sirve para validar el

arranque del inversor multinivel y el alcance del régimen estacionario establecido. Las

simulaciones se realizan considerando que las tres etapas trabajan en el punto de

máxima potencia y que la irradiancia en todas ellas es de 1000 W/m2.

0 0.2 0.4 0.6 0.8 1 1.2 1.4 1.6 1.8 2-400

-200

0

200

400

Tiempo [sec]

Te

nsió

n r

ed

Modulación PS-PWM

Vg

0 0.2 0.4 0.6 0.8 1 1.2 1.4 1.6 1.8 2-20

-10

0

10

20

Tiempo [sec]

Co

rrie

nte

IL

IL

0 0.2 0.4 0.6 0.8 1 1.2 1.4 1.6 1.8 2-400

-200

0

200

400

Tiempo [sec]

Te

nsió

n r

ed

Modulación PD-PWM

Vg

0 0.2 0.4 0.6 0.8 1 1.2 1.4 1.6 1.8 2-20

-10

0

10

20

Tiempo [sec]C

orr

ien

te I

L

IL

Figura 3.48. Tensión de red (vg) y corriente de salida (iL).

1 1.01 1.02 1.03 1.04 1.05 1.06-40

-20

0

20

40

X: 1.025

Y: 31.1

Ten

sió

n r

ed

/10

; C

orr

iente

IL

Tiempo [sec]

Modulación PS-PWM

X: 1.005

Y: 13.58

Vg/10

IL

1.018 1.019 1.02 1.021 1.022-20

-10

0

10

20

Te

ns

ión

red

/10

; C

orr

ien

te I

L

Tiempo [sec]

Vg/10

IL

1.028 1.029 1.03 1.031 1.032-20

-10

0

10

20

Te

ns

ión

red

/10

; C

orr

ien

te I

L

Tiempo [sec]

Vg/10

IL

1 1.01 1.02 1.03 1.04 1.05 1.06-40

-20

0

20

40

X: 1.005

Y: 13.59

Ten

sió

n r

ed

/10

; C

orr

iente

IL

Tiempo [sec]

Modulación PS-PWM

X: 1.025

Y: 31.11

Vg/10

IL

1.018 1.019 1.02 1.021 1.022-20

-10

0

10

20

Te

ns

ión

red

/10

; C

orr

ien

te I

L

Tiempo [sec]

Vg/10

IL

1.028 1.029 1.03 1.031 1.032-20

-10

0

10

20

Te

ns

ión

red

/10

; C

orr

ien

te I

L

Tiempo [sec]

Vg/10

IL

Figura 3.49. Desfase entre la tensión de red y la corriente de salida.

Toda la potencia entregada por los diversos conjuntos fotovoltaicos es transferida a la

salida a través de la corriente iL que se mantiene en fase con la tensión de red. Igual que

en el caso del inversor central, se puede calcular la potencia de entrada y salida para

verificar el correcto funcionamiento del balance energético.

===

====

==++=

∑=

WAV

ivP

WVAVIviP

WPPPP

Lgout

mpmp

i

PViPViinT

mpmpmpmpT

3.21122

58.13·1.311·

21125.123·7.5·3··3)·(

3.21121.704·3

3

1

321

Page 112: Tesis Master J Chavarria

Capítulo 3 Ejemplo de Diseño y Simulación de un Inversor Central y de un Inversor Multinivel.

3-33

Las tensiones sobre los condensadores de entrada deben posicionarse todas al mismo

valor impuesto por los diferentes bloques MPPT.

MPPT1,2,3 ⇒ vdc1,2,3 = Vmp1,2,3 = 123.5V

0 0.2 0.4 0.6 0.8 1 1.2 1.4 1.6 1.8 2100

120

140

160

Tensio

nes V

dc

Tiempo [sec]

Modulación PS-PWM

Vdc1

Vdc2

Vdc3

1 1.01 1.02 1.03 1.04 1.05 1.06115

120

125

130

X: 1.003

Y: 127.6

Tensio

nes V

dc

Tiempo [sec]

X: 1.015

Y: 123.5

Vdc1

Vdc2

Vdc3

0 0.2 0.4 0.6 0.8 1 1.2 1.4 1.6 1.8 2110

120

130

140

150

Te

ns

ion

es

Vd

c

Tiempo [sec]

Modulación PD-PWM

Vdc1

Vdc2

Vdc3

1 1.01 1.02 1.03 1.04 1.05 1.06115

120

125

130

Ten

sio

ne

s V

dc

Tiempo [sec]

X: 1.002

Y: 127.7

X: 1.015

Y: 123.5

Vdc1

Vdc2

Vdc3

Figura 3.50. Tensión en los condensadores de entrada (vdc1,2,3).

La tensión de entrada presenta un rizado sinusoidal de frecuencia doble a la de la red

eléctrica. En el caso de la modulación PD, la forma sinusoidal queda ligeramente

deteriorada debido a la rotación de portadoras.

El valor de las corrientes queda fijado a través de la relación V-I sobre la curva de

potencia del panel, siendo en este caso Imp = 5.7 para las tres etapas.

0 0.2 0.4 0.6 0.8 1 1.2 1.4 1.6 1.8 20

2

4

6

Co

rrie

nte

s I

pv

Tiempo [sec]

Modulación PS-PWM

Ipv1

Ipv2

Ipv3

1 1.01 1.02 1.03 1.04 1.05 1.065.4

5.6

5.8

6

X: 1.002

Y: 5.464

Co

rrie

nte

s I

pv

Tiempo [sec]

X: 1.02

Y: 5.7

Ipv1

Ipv2

Ipv3

0 0.2 0.4 0.6 0.8 1 1.2 1.4 1.6 1.8 20

2

4

6

Co

rrie

nte

s I

pv

Tiempo [sec]

Modulación PD-PWM

Ipv1

Ipv2

Ipv3

1 1.01 1.02 1.03 1.04 1.05 1.065.2

5.4

5.6

5.8

6

X: 1.002

Y: 5.464

Co

rrie

nte

s I

pv

Tiempo [sec]

X: 1.02

Y: 5.699

Ipv1

Ipv2

Ipv3

Figura 3.51. Corriente entregada por cada conjunto fotovoltaico (ipv1,2,3).

El valor del factor de proporcionalidad K se puede como:

0436.01.311

2112·2·222

===g

inT

A

PK

Page 113: Tesis Master J Chavarria

Capítulo 3 Ejemplo de Diseño y Simulación de un Inversor Central y de un Inversor Multinivel.

3-34

0 0.2 0.4 0.6 0.8 1 1.2 1.4 1.6 1.8 2-20

-10

0

10

20

Corr

ien

te I

Lre

f e I

L

Tiempo [sec]

Modulación PS-PWM

ILref

IL

0 0.2 0.4 0.6 0.8 1 1.2 1.4 1.6 1.8 20

0.02

0.04

0.06

X: 1.58

Y: 0.04345

Va

lor

de

K

Tiempo [sec]

K

0 0.2 0.4 0.6 0.8 1 1.2 1.4 1.6 1.8 2-20

-10

0

10

20

Corr

ien

te I

Lre

f e I

L

Tiempo [sec]

Modulación PD-PWM

ILref

IL

0 0.2 0.4 0.6 0.8 1 1.2 1.4 1.6 1.8 20

0.02

0.04

0.06

X: 1.2

Y: 0.04344

Va

lor

de

K

Tiempo [sec]

K

Figura 3.52. Variable de escalado de la corriente (K).

Esta variable está formada por la suma de las K’s individuales de cada etapa, las cuales

cumplen:

321 KKKK ++=

Sin embargo, la dinámica de estas variables no está fijada por el sistema de control,

quedando libre el valor al que convergen y habiendo de cumplir solamente la condición

anterior. Según la modulación aplicada, cada Kn toma el valor necesario para que la

suma permita cumplir la condición de balance energético entre la entrada y la salida, al

mismo tiempo que se posiciona cada tensión de entrada a la indicada por el MPPT.

0 0.2 0.4 0.6 0.8 1 1.2 1.4 1.6 1.8 20

0.005

0.01

0.015

0.02

0.025

0.03

0.035

0.04

0.045

0.05

X: 1.24

Y: 0.04345

Evolu

ció

n d

e las K

Tiempo [sec]

Modulación PS-PWM

X: 1.48

Y: 0.0144

K

K1

K2

K3

0 0.2 0.4 0.6 0.8 1 1.2 1.4 1.6 1.8 20

0.005

0.01

0.015

0.02

0.025

0.03

0.035

0.04

0.045

0.05

X: 1.18

Y: 0.04344

Evolu

ció

n d

e las K

Tiempo [sec]

Modulación PD-PWM

X: 1.5

Y: 0.01528

X: 1.48

Y: 0.01409

K

K1

K2

K3

Figura 3.53. Evolución de las K’s de salida de cada lazo de control externo.

Cada factor Kn se utiliza para ponderar el ciclo de trabajo (PS) o bien para asignar el

intervalo temporal (PD). En las siguientes figuras se muestran las secuencias obtenidas

para esta condición de trabajo.

Page 114: Tesis Master J Chavarria

Capítulo 3 Ejemplo de Diseño y Simulación de un Inversor Central y de un Inversor Multinivel.

3-35

1 1.01 1.02 1.03 1.04 1.05 1.06

-202

dTiempo [sec]

Modulación PS-PWM

d

1 1.01 1.02 1.03 1.04 1.05 1.06-1

0

1d

·K1

Tiempo [sec]

d·K1

1 1.01 1.02 1.03 1.04 1.05 1.06-1

0

1

d·K

2

Tiempo [sec]

d·K2

1 1.01 1.02 1.03 1.04 1.05 1.06-1

0

1

d·K

3

Tiempo [sec]

d·K3

1 1.002 1.004 1.006 1.008 1.01 1.012 1.014 1.016 1.018 1.02-1

0

1

Po

rt.

rot.

1 y

1#

Tiempo [sec]

Rot. 3

Rot. 3#

1 1.002 1.004 1.006 1.008 1.01 1.012 1.014 1.016 1.018 1.02-1

0

1

Po

rt.

rot.

2 y

2#

Tiempo [sec]

Rot. 3

Rot. 3#

1 1.002 1.004 1.006 1.008 1.01 1.012 1.014 1.016 1.018 1.02-1

0

1

Po

rt.

rot.

3 y

3#

Tiempo [sec]

Rot. 3

Rot. 3#

Figura 3.54. Ciclos de trabajo (PS) y asignación temporal de portadoras (PD).

El ciclo de trabajo d, para el caso de la modulación PS con tres etapas, alcanza un valor

máximo comprendido entre [-3, 3], pues, son los ciclos de trabajo individuales los que

alcanzan el valor de [-1, 1] quedando acotados por cada portadora.

En la modulación PD, el ciclo de trabajo queda confinado entre [-1, 1].

Seguidamente se evalúa el error entre la corriente inyectada a la red y la de referencia:

0 0.2 0.4 0.6 0.8 1 1.2 1.4 1.6 1.8 2-2

0

2

4

Err

or

Tiempo [sec]

Modulación PS-PWM

Error

1 1.01 1.02 1.03 1.04 1.05 1.06-1

-0.5

0

0.5

1

Err

or

Tiempo [sec]

Error

0 0.2 0.4 0.6 0.8 1 1.2 1.4 1.6 1.8 2-1

0

1

2

Err

or

Tiempo [sec]

Modulación PD-PWM

Error

1 1.01 1.02 1.03 1.04 1.05 1.06-1

-0.5

0

0.5

1

Err

or

Tiempo [sec]

Error

Figura 3.55. Error entre la corriente de salida (iL) y la de referencia (iLref).

El error obtenido con el inversor multinivel sigue estando producido por el ruido de

conmutación. Tiene un valor menor que cuando se analiza el inversor central, pues, la

acción multinivel reduce el rizado sobre la corriente iL.

Con las figuras anteriores, la variación de la modulación aplicada no se aprecia a simple

vista. Para poder evaluar las ventajas que presenta una modulación frente a la otra, es

necesario estudiar el rizado sobre la corriente iL y la tensión multinivel vHT.

Page 115: Tesis Master J Chavarria

Capítulo 3 Ejemplo de Diseño y Simulación de un Inversor Central y de un Inversor Multinivel.

3-36

1 1.01 1.02 1.03 1.04 1.05 1.06-20

-10

0

10

20

Co

rrie

nte

IL

Tiempo [sec]

Modulación PS-PWM

IL

1.0251 1.0251 1.0251 1.0252 1.0252 1.0252 1.0252 1.0252 1.0253 1.0253 1.025313.2

13.4

13.6

13.8

X: 1.025

Y: 13.8

Riz

ad

o c

orr

ien

te I

L

Tiempo [sec]

X: 1.025

Y: 13.53

IL

1 1.01 1.02 1.03 1.04 1.05 1.06-20

-10

0

10

20

Co

rrie

nte

IL

Tiempo [sec]

Modulación PD-PWM

IL

1.0251 1.0251 1.0251 1.0252 1.0252 1.0252 1.0252 1.0252 1.0253 1.0253 1.025313

13.5

14

14.5

X: 1.025

Y: 13.99

Riz

ad

o c

orr

ien

te I

L

Tiempo [sec]

X: 1.025

Y: 13.01

IL

Figura 3.56. Corriente de salida (iL) y rizado (∆∆∆∆iL).

0 0.5 1 1.5 2 2.5 3 3.5 4 4.5 5

x 105

-160

-140

-120

-100

-80

-60

-40

-20

0

20

40

X: 50.31

Y: 23.68

RESPUESTA FRECUENCIAL PS-PWM

Pote

nc

ia [

dB

]

Frecuencia [Hz]

X: 1.197e+005

Y: -28.02X: 2.394e+005

Y: -40.46 X: 3.611e+005

Y: -47.78

IL

0 0.5 1 1.5 2 2.5 3 3.5 4 4.5 5

x 105

-160

-140

-120

-100

-80

-60

-40

-20

0

20

40

X: 50.31

Y: 23.67

RESPUESTA FRECUENCIAL PD-PWM

Pote

nc

ia [

dB

]

Frecuencia [Hz]

X: 2e+004

Y: -9.113

X: 6e+004

Y: -28.84

X: 1e+005

Y: -37.83

IL

Figura 3.57. Espectro de la corriente de salida (iL).

El rizado de la corriente es triangular y de diferente frecuencia según la modulación

aplicada. Con PS se consigue un rizado de frecuencia 120 kHz que es exactamente tres

veces la frecuencia de la portadora, pues las tres etapas del multinivel están conmutando

durante todo el tiempo. En PD, el rizado se mantiene a 20 kHz ya que las etapas entran

en conmutación de forma alternada y mientras una conmuta las otras dos se mantienen

fijas, ya sea en corte o en conducción.

2% del Rizado27.053.138.13)( →=−=−∆ APWMPSiL

7.2% del Rizado98.001.1399.13)( →=−=−∆ APWMPDiL

Page 116: Tesis Master J Chavarria

Capítulo 3 Ejemplo de Diseño y Simulación de un Inversor Central y de un Inversor Multinivel.

3-37

0 0.2 0.4 0.6 0.8 1 1.2 1.4 1.6 1.8 2-500

0

500

Tensió

n s

alid

a m

ultin

ivel

Tiempo [sec]

Modulación PS-PWM

VH

1 1.01 1.02 1.03 1.04 1.05 1.06-400

-200

0

200

400

Tensió

n s

alid

a m

ultin

ivel y V

g

Tiempo [sec]

VH

Vg

0 0.2 0.4 0.6 0.8 1 1.2 1.4 1.6 1.8 2-500

0

500

Te

ns

ión

sa

lida

mu

ltin

ive

l

Tiempo [sec]

Modulación PD-PWM

VH

1 1.01 1.02 1.03 1.04 1.05 1.06-400

-200

0

200

400

Ten

sió

n s

alid

a m

ult

iniv

el

y V

g

Tiempo [sec]

VH

Vg

Figura 3.58. Tensión multinivel (vHT).

0 0.5 1 1.5 2 2.5 3 3.5 4 4.5 5

x 105

-100

-80

-60

-40

-20

0

20

40

60

X: 50.31

Y: 51.45

RESPUESTA FRECUENCIAL PS-PWM

Pote

nc

ia [

dB

]

Frecuencia [Hz]

X: 1.197e+005

Y: 28.85 X: 2.394e+005

Y: 21.81 X: 3.59e+005

Y: 16.43

VH

0 0.5 1 1.5 2 2.5 3 3.5 4 4.5 5

x 105

-100

-80

-60

-40

-20

0

20

40

60

X: 50.31

Y: 51.45

RESPUESTA FRECUENCIAL PD-PWM

Pote

nc

ia [

dB

]

Frecuencia [Hz]

X: 2e+004

Y: 32.42

X: 6e+004

Y: 22.19

X: 1e+005

Y: 17.54

VH

Figura 3.59. Espectro de la tensión (vHT).

La tensión de salida vHT muestra los diferentes niveles comprendidos entre ± vdc y la de cada uno de ellos para conseguir un valor superior al de vg cumpliendo la condición de

inyección de corriente a la red.

Del estudio en estado estacionario, solamente quedan por observar los intervalos de

conmutación de las diferentes etapas. Mientras que con la modulación PS las tres etapas

están conmutando constantemente, la modulación PD permite tener intervalos de no

conmutación. De este modo, las pérdidas de potencia por conmutación quedan

reducidas y se puede llegar a conseguir un rendimiento mejor.

1 1.005 1.01 1.015 1.02 1.025 1.03 1.035 1.04-1

0

1

U1

Tiempo [sec]

Modulación PS-PWM

U1

1 1.005 1.01 1.015 1.02 1.025 1.03 1.035 1.04-1

0

1

U2

Tiempo [sec]

U2

1 1.005 1.01 1.015 1.02 1.025 1.03 1.035 1.04-1

0

1

U3

Tiempo [sec]

U3

1 1.005 1.01 1.015 1.02 1.025 1.03 1.035 1.04-1

0

1

U1

Tiempo [sec]

Modulación PD-PWM

U1

1 1.005 1.01 1.015 1.02 1.025 1.03 1.035 1.04-1

0

1

U2

Tiempo [sec]

U2

1 1.005 1.01 1.015 1.02 1.025 1.03 1.035 1.04-1

0

1

U3

Tiempo [sec]

U3

Figura 3.60. Acciones de control para cada etapa.

Page 117: Tesis Master J Chavarria

Capítulo 3 Ejemplo de Diseño y Simulación de un Inversor Central y de un Inversor Multinivel.

3-38

3.2.3.2. Simulación del inversor multinivel en régimen transitorio.

Cuando se produce algún cambio (ambiental, eléctrico, …) sobre las agrupaciones de

paneles, el sistema de control debe ser capaz de volver a posicionar el inversor

multinivel al régimen estacionario pertinente. A continuación se muestran algunas

situaciones que pueden darse en un sistema real.

3.2.3.2.1. Transitorios debidos a cambios de irradiancia.

A partir de una situación inicial donde todos los conjuntos de paneles fotovoltaicos se

encuentran en la misma condición ambiental, se simula un cambio de irradiancia tipo

escalón.

Los valores de simulación utilizados son:

( ) ( )

VVVVVVKKFC

HLT.-γ.α·t·π·· ·tω·Av

dcdcdcip

gggg

5.123 ;5.123 ;5.123 ;50000 ;140 ;2200

;950 sec;02.0 ;01140 ;8750 ;50·2sin2220sin

*

3

*

2

*

1 ======

======

µ

µ

La simulación se realiza con ambas modulaciones para poder observar el

comportamiento de cada una.

1000 W/m2

1000 W/m2

1000 W/m2

1

3

2

500 W/m2

1000 W/m2

1000 W/m2

1

3

2

>

<<→

.4

.20

segt

segtt

.4.2 segtseg ≤≤

Page 118: Tesis Master J Chavarria

Capítulo 3 Ejemplo de Diseño y Simulación de un Inversor Central y de un Inversor Multinivel.

3-39

Figura 3.61. Efecto del cambio de irradiancia sobre la corriente iL y sobre las tensiones vdc1,2,3.

El cambio de la irradiancia en uno de los conjuntos fotovoltaicos, hace que el valor

nominal de corriente inyectada a la red decrezca y se estabilice en el nuevo valor de

máxima potencia.

Aunque se varía la irradiancia, las tensiones de referencia se mantienen constantes. Por

este motivo, las tensiones de entrada regresan al valor en régimen estacionario anterior,

observándose solamente el transitorio de cambio entre 1000 y 500 W/m2.

También se puede observar en la figura que el rizado de entrada disminuye en función

de la energía entregada, viéndose afectada cada etapa por independiente.

El transitorio que se produce en la tensión sobre el condensador de entrada (vdc3) es

debido al cambio brusco de la potencia entregada por el conjunto fotovoltaico asociado

a esta etapa. Como el sistema de control del lazo externo se actualiza a cada periodo de

red, hay un intervalo de tiempo en el que la acción de control asignada a la etapa 3 es la

correspondiente a una potencia de entrada mayor. Esto hace que el condensador se

descargue. Al siguiente ciclo de red, el control observa el estado de la energía en C3 y

aplica la acción de control necesaria para volver al régimen estacionario deseado.

0 1 2 3 4 5 6-20

-10

0

10

20

Tiempo [seg]

Corr

iente

IL

Modulación PS-PWM

IL

0 1 2 3 4 5 680

100

120

140

160

Tensio

nes V

dc

Tiempo [seg]

Vdc1

Vdc2

Vdc3

1.9 1.95 2 2.05 2.1 2.15 2.2 2.25 2.3 2.35 2.4-20

-10

0

10

20

Tiempo [seg]

Corr

iente

IL

Modulación PS-PWM

IL

1.9 1.95 2 2.05 2.1 2.15 2.2 2.25 2.3 2.35 2.490

100

110

120

130

Tensio

nes V

dc

Tiempo [seg]

Vdc1

Vdc2

Vdc3

3.9 3.95 4 4.05 4.1 4.15 4.2 4.25 4.3 4.35 4.4-20

-10

0

10

20

Tiempo [seg]

Corr

iente

IL

Modulación PS-PWM

IL

3.9 3.95 4 4.05 4.1 4.15 4.2 4.25 4.3 4.35 4.4110

120

130

140

150

160

Tensio

nes V

dc

Tiempo [seg]

Vdc1

Vdc2

Vdc3

Page 119: Tesis Master J Chavarria

Capítulo 3 Ejemplo de Diseño y Simulación de un Inversor Central y de un Inversor Multinivel.

3-40

Figura 3.62. Evolución de los factores de escalado y de los ciclos de trabajo individuales.

La disminución de la potencia de entrada en la etapa 3 se ve reflejada en el ciclo de

trabajo asociado a esta etapa (d3) el cual, disminuye de amplitud modificando la acción

de control que se aplica para hacer conmutar los Mosfets.

Cuando la potencia de entrada vuelve a su valor inicial (1000 W/m2), el ciclo de trabajo

recupera su amplitud.

0 1 2 3 4 5 60

0.05

Evolu

ció

n d

e las K

Tiempo [seg]

K

K1

K2

K3

0.98 0.99 1 1.01 1.02-2

0

2

d·K

1

0.98 0.99 1 1.01 1.02-2

0

2

d·K

2

0.98 0.99 1 1.01 1.02-2

0

2

d·K

3

Tiempo [seg]

2.98 2.99 3 3.01 3.02-2

0

2

2.98 2.99 3 3.01 3.02-2

0

2

2.98 2.99 3 3.01 3.02-2

0

2

Tiempo [seg]

4.99 5 5.01 5.02-2

0

2

4.99 5 5.01 5.02-2

0

2

4.99 5 5.01 5.02-2

0

2

Tiempo [seg]

Page 120: Tesis Master J Chavarria

Capítulo 3 Ejemplo de Diseño y Simulación de un Inversor Central y de un Inversor Multinivel.

3-41

Figura 3.63. Efecto del cambio de irradiancia sobre la corriente iL y sobre las tensiones vdc1,2,3.

La transición en el valor de la irradiancia cuando se está utilizando modulación PD,

provoca una fluctuación mayor de la tensión de entrada de la etapa. Como se puede

observar en las figuras, la descarga del condensador C3 durante el transitorio es de valor

mayor que el observado en la figura 3.61. El motivo es el mismo que se ha detallado en

el caso de modulación PS, pero además hay que añadir la dinámica de la rotación.

Las tensiones de entrada de las diferentes etapas se ven afectadas por los transitorios

que se producen en las otras produciéndose una fluctuación global de las variables de

estado. No obstante, la acción de control permite alcanzar un régimen estacionario

independiente para cada etapa.

0 1 2 3 4 5 6-20

-10

0

10

20

Tiempo [seg]

Corr

iente

IL

Modulación PD-PWM

IL

0 1 2 3 4 5 660

80

100

120

140

160

Tensio

nes V

dc

Tiempo [seg]

Vdc1

Vdc2

Vdc3

3.9 4 4.1 4.2 4.3 4.4 4.5-20

-10

0

10

20

Tiempo [seg]

Co

rrie

nte

IL

Modulación PD-PWM

IL

3.9 4 4.1 4.2 4.3 4.4 4.5100

120

140

160

Ten

sio

ne

s V

dc

Tiempo [seg]

Vdc1

Vdc2

Vdc3

1.9 2 2.1 2.2 2.3 2.4 2.5-20

-10

0

10

20

Tiempo [seg]

Corr

iente

IL

Modulación PD-PWM

IL

1.9 2 2.1 2.2 2.3 2.4 2.560

80

100

120

140

Tensio

nes V

dc

Tiempo [seg]

Vdc1

Vdc2

Vdc3

Page 121: Tesis Master J Chavarria

Capítulo 3 Ejemplo de Diseño y Simulación de un Inversor Central y de un Inversor Multinivel.

3-42

Figura 3.64. Evolución de los factores de escalado y de los ciclos de trabajo individuales.

En la figura 3.64 se observa la asignación de tiempos en las portadoras. Cuando las tres

etapas operan en la misma condición, los tiempos se reparten por igual, es decir, las tres

etapas tienen asignados el mismo número de ciclos de portadora.

Cuando se produce una variación en alguna de las etapas, el sistema de control reasigna

los ciclos de portadora para conseguir que las variables de estado converjan al punto de

trabajo prefijado.

0 1 2 3 4 5 6-0.02

0

0.02

0.04

Evolu

ció

n d

e las K

Tiempo [seg]

K

K1

K2

K3

1 1.005 1.01 1.015 1.020

0.5

1

Rot.

Port

. 1

1 1.005 1.01 1.015 1.020

0.5

1

Rot.

Port

. 2

1 1.005 1.01 1.015 1.020

0.5

1

Rot.

Port

. 3

Tiempo [seg]

3 3.005 3.01 3.015 3.020

0.5

1

3 3.005 3.01 3.015 3.020

0.5

1

3 3.005 3.01 3.015 3.02-1

0

1

Tiempo [seg]

5 5.005 5.01 5.015 5.020

0.5

1

5 5.005 5.01 5.015 5.020

0.5

1

5 5.005 5.01 5.015 5.020

0.5

1

Tiempo [seg]

Page 122: Tesis Master J Chavarria

Capítulo 3 Ejemplo de Diseño y Simulación de un Inversor Central y de un Inversor Multinivel.

3-43

3.2.3.2.2. Seguimiento del algoritmo MPPT.

En este caso, se simula el seguimiento de la salida del MPPT empezando desde la

tensión de corto circuito y llegando al punto de máxima potencia. La referencia

entregada por el algoritmo MPPT se modifica a intervalos de un segundo siguiendo la

siguiente secuencia:

0 0.5 1 1.5 2 2.5 3 3.5 4 4.5 5120

130

140

150

X: 0.5106

Y: 143.5

Tiempo [seg]

Tensió

n V

dc1*

Emulación MPPT

X: 1.504

Y: 138.5 X: 2.511

Y: 133.5 X: 3.504

Y: 128.5

X: 4.511

Y: 123.5

Vdc1*

0 0.5 1 1.5 2 2.5 3 3.5 4 4.5 5120

130

140

150

X: 0.5106

Y: 143.5

Tiempo [seg]

Tensió

n V

dc2*

X: 1.504

Y: 138.5 X: 2.511

Y: 133.5 X: 3.511

Y: 128.5

X: 4.511

Y: 123.5

Vdc2*

0 0.5 1 1.5 2 2.5 3 3.5 4 4.5 5120

130

140

150

X: 0.5106

Y: 143.5

Tiempo [seg]

Tensió

n V

dc3*

X: 1.504

Y: 138.5 X: 2.511

Y: 133.5 X: 3.511

Y: 128.5

X: 4.511

Y: 123.5

Vdc3*

Figura 3.65. Salida del algoritmo MPPT.

0 0.5 1 1.5 2 2.5 3 3.5 4 4.5 5-20

-10

0

10

20

Tiempo [seg]

Corr

iente

IL

Modulación PS-PWM

IL

0 0.5 1 1.5 2 2.5 3 3.5 4 4.5 5110

120

130

140

150

160

Tensio

nes V

dc

Tiempo [seg]

Vdc1

Vdc2

Vdc3

Figura 3.66. Seguimiento del algoritmo MPPT con modulación PS.

1000 W/m2

1000 W/m2

1000 W/m2

1

3

2

Page 123: Tesis Master J Chavarria

Capítulo 3 Ejemplo de Diseño y Simulación de un Inversor Central y de un Inversor Multinivel.

3-44

0 0.5 1 1.5 2 2.5 3 3.5 4 4.5 5-20

-10

0

10

20

Tiempo [seg]

Corr

iente

IL

Modulación PD-PWM

IL

0 0.5 1 1.5 2 2.5 3 3.5 4 4.5 5110

120

130

140

150

Tensio

nes V

dc

Tiempo [seg]

Vdc1

Vdc2

Vdc3

Figura 3.67. Seguimiento del algoritmo MPPT con modulación PD.

El seguimiento de la señal de referencia proporcionada por el MPPT se realiza

correctamente tanto si se utiliza modulación PS como modulación PD.

La corriente de salida (iL) va incrementando de valor a medida que las tensiones de

entrada van aproximándose al punto de trabajo de máxima potencia.

Page 124: Tesis Master J Chavarria

Capítulo 3 Ejemplo de Diseño y Simulación de un Inversor Central y de un Inversor Multinivel.

3-45

Para cerrar las simulaciones de transitorios, se fijan diferentes irradiancias para cada

conjunto de paneles y se emula la acción MPPT para posicionar cada etapa en su punto

de máxima potencia.

0 0.5 1 1.5 2 2.5 3 3.5 4 4.5 5120

130

140

150

X: 0.5035

Y: 143.5

Tiempo [seg]

Tensió

n V

dc1*

Emulación MPPT

X: 1.518

Y: 138.5

X: 2.504

Y: 133.5 X: 3.511

Y: 128.5 X: 4.511

Y: 123.5

Vdc1*

0 0.5 1 1.5 2 2.5 3 3.5 4 4.5 5120

130

140

150

Tiempo [seg]

Tensió

n V

dc2*

X: 4.496

Y: 121.3

X: 3.511

Y: 126.3

X: 2.504

Y: 131.3

X: 1.496

Y: 136.3

X: 0.5035

Y: 141.3

Vdc2*

0 0.5 1 1.5 2 2.5 3 3.5 4 4.5 5110

120

130

140

X: 0.5106

Y: 137.9

Tiempo [seg]

Tensió

n V

dc3*

X: 1.511

Y: 132.9 X: 2.489

Y: 127.9

X: 3.518

Y: 122.9 X: 4.511

Y: 117.9

Vdc3*

Figura 3.68. Salida del algoritmo MPPT.

0 0.5 1 1.5 2 2.5 3 3.5 4 4.5 5-20

-10

0

10

20

Tiempo [seg]

Corr

iente

IL

Modulación PS-PWM

IL

0 0.5 1 1.5 2 2.5 3 3.5 4 4.5 5110

120

130

140

150

160

Tensio

nes V

dc

Tiempo [seg]

Vdc1

Vdc2

Vdc3

Figura 3.69. Seguimiento del algoritmo MPPT con modulación PS.

500 W/m2

800 W/m2

1000 W/m2

1

3

2

Page 125: Tesis Master J Chavarria

Capítulo 3 Ejemplo de Diseño y Simulación de un Inversor Central y de un Inversor Multinivel.

3-46

0 0.5 1 1.5 2 2.5 3 3.5 4 4.5 5-20

-10

0

10

20

Tiempo [seg]

Corr

iente

IL

Modulación PD-PWM

IL

0 0.5 1 1.5 2 2.5 3 3.5 4 4.5 5110

120

130

140

150

Tensio

nes V

dc

Tiempo [seg]

Vdc1

Vdc2

Vdc3

Figura 3.70. Seguimiento del algoritmo MPPT con modulación PD.

Observando las figuras 3.69 y 3.70, se verifica que el algoritmo de control permite

posicionar cada etapa de entrada en el punto de trabajo de máxima potencia. El

seguimiento de la tensión de referencia se realiza de forma independiente entre etapas.

El valor de corriente de salida es máximo cuando las tres etapas operan en sus

respectivos puntos de máxima potencia.

La evolución de las tensiones de entrada de cada etapa y de la corriente de salida es

prácticamente igual en ambas modulaciones (PS y PD).

Page 126: Tesis Master J Chavarria

Capitulo 4 Implementación del Inversor Multinivel y del Sistema de Control.

4-1

CAPÍTULO 4

Implementación del Inversor Multinivel y del

Sistema de Control.

Page 127: Tesis Master J Chavarria

Capitulo 4 Implementación del Inversor Multinivel y del Sistema de Control.

4-2

Page 128: Tesis Master J Chavarria

Capitulo 4 Implementación del Inversor Multinivel y del Sistema de Control.

4-3

Resumen

Este capítulo describe la implementación del inversor multinivel que se ha diseñado en

el laboratorio. Para ello, se muestran los diferentes diagramas de bloques que permiten

describir la estructura y su funcionamiento.

Las ecuaciones de diseño y modulaciones presentadas en los capítulos anteriores, se

desarrollan en forma circuitos electrónicos y bloques de código integrados en una

FPGA (“Field Programmable Gate Array”), consiguiendo realizar cada una de las

diferentes funciones de control.

Para construir el prototipo se deben tener en cuenta tanto los aspectos teóricos, como

las características de los equipos disponibles en el laboratorio. En las siguientes

páginas se describe la interconexión entre todos ellos, como se controlan y que

aspectos se deben tener en cuenta para que el sistema inversor se pueda conectar a la

red eléctrica.

La estructura multinivel se realiza de modo que, posteriormente, pueda trabajar con

una (inversor central), dos o tres etapas de entrada sin que ello comporte grandes

cambios en el hardware. Este aspecto es importante, pues en el siguiente capítulo,

permitirá poder evaluar cómo se modifican las formas de onda en función del número

de etapas.

Page 129: Tesis Master J Chavarria

Capitulo 4 Implementación del Inversor Multinivel y del Sistema de Control.

4-4

4.1. Diagrama de bloques del inversor multinivel.

A continuación se representa el diagrama de bloques eléctrico del inversor multinivel

que se ha implementado en el laboratorio para validar la teoría de control descrita en los

capítulos anteriores.

Figura 4.1. Inversor multinivel y sistema de control.

C

2200µF VDC1

VDC2

VDC3

Relé

S1a S3a

S2a S4a

Emulador

Panel Solar

E4350B#J2 C

2200µF

S1b S3b

S2b S4b

Sensor voltaje

LEM LV 25

Emulador Panel Solar

E4350B#J2 C

2200µF

S1c S3c

S2c S4c

Sensor voltaje

LEM LV 25

Sensor voltaje

LEM LV 25

Emulador

Panel Solar

E4350B

L

950µH Sensor corriente

LEM LTS 15

VDC3 ADCS7476

AD9225

AD9225

Opto acoplador

A253N

S2a S1a S3a S4a

Driver

IR 21084

Driver

IR 21084

F

P

G

A

Opto acoplador

A253N

S1b S2b S3b S4b

Driver

IR 21084

Driver

IR 21084

F

P

G

A

S1c S2c S3c S4c

Driver

IR 21084

Driver

IR 21084

Opto acoplador

A253N

F

P

G

A

FPGA SPARTAN – 3 XILINX

Sensor voltaje

LEM LV 25

Detector

ciclo de red

AD 9225

VDC2

VDC1

Relé

AD 7945

12 Bit

Entrada digital

IL - ILREF

Page 130: Tesis Master J Chavarria

Capitulo 4 Implementación del Inversor Multinivel y del Sistema de Control.

4-5

El diseño presentado, permite modificar el número de etapas del inversor multinivel

mediante la activación / desactivación de las correspondientes salidas de la FPGA.

4.2. Descripción hardware del sistema.

Seguidamente se comenta cada uno de los bloques y equipos que forman la estructura

inversora y se razonan los motivos por los cuales se han tomado determinadas

decisiones de diseño.

4.2.1. Simulador de panel fotovoltaico e interfaz de control.

Al no disponer en el laboratorio de un conjunto de paneles fotovoltaicos real, hace que

se deba recurrir a la utilización de los emuladores “Solar Array Simulator” de Agilent.

En concreto se han utilizado tres modelos distintos: E 4350B, E 4350B # J02 y E4362A.

Las características técnicas de estos emuladores se reflejan en la gráfica siguiente:

Figura 4.2. Características técnicas de los simuladores fotovoltaicos.

La tensión máxima que se puede entregar a la entrada de cada etapa queda en función

del emulador que se le conecta y por tanto la distribución será:

Etapa 1 → E4350B → Voc. max. = 65V; Isc max. = 8A; Pmp max. = 480W.

Etapa 2 → E4350B #J02 → Voc. max. = 86.6V; Isc max. = 6A; Pmp max. = 480W.

Etapa 3 → E4362A → Voc. max. = 130V; Isc max. = 5A; Pmp max. = 600W.

Teniendo en cuenta que el sistema inversor tiene una topología reductora y que la suma

de tensiones de entrada no supera los 311.1V, no se puede conectar directamente la

salida del sistema a la red. Por este motivo se incluye un transformador elevador de baja

frecuencia a la salida del ondulador con el fin de garantizar la inyección de corriente.

La relación de transformación del transformador es:

- Primario: )··sin(2·33)··sin( ttAV gggg ωω == donde ./50··2··2 segradfgg ππω ==

- Secundario: )··sin(2·220)··sin(2 ttA ggg ωω = donde ./50··2··2 segradfgg ππω ==

Page 131: Tesis Master J Chavarria

Capitulo 4 Implementación del Inversor Multinivel y del Sistema de Control.

4-6

La tensión de red a considerar en el diseño será la de primario.

El control de los simuladores se puede realizar de forma manual para fijar una potencia

constante de salida o bien a través de GPIB si se pretenden utilizar como simuladores

fotovoltaicos y definir las curvas del panel. Para ello se partía de un entorno Labview

8.0 que permitía la asignación de diferentes curvas de irradiancia. No obstante, se ha

considerado oportuno en este proyecto la modificación del entorno a nivel software,

dejando de utilizar el programa Labview y generando un panel de control de usuario

mediante Microsoft Excel y Visual Basic.

Esta modificación conlleva algunas ventajas puesto que permite utilizar la aplicación en

cualquier ordenador y sistema operativo, sin tener que comprar programas de control

específicos e instalarlos en cada equipo de trabajo. Para hacerse una idea, una licencia

de Labview a nivel de empresa puede costar alrededor de 1000 € más un mantenimiento

anual de 300 €. Utilizando Excel y Visual Basic el coste sale gratuito, puesto que el

paquete de Microsoft Office viene instalado de serie en casi todos los ordenadores.

Otra ventaja que nos ofrece la utilización de Excel es la posibilidad de realizar cálculos

y gráficos estadísticos de las capturas realizadas en los equipos de instrumentación sin

tener que importar los datos entre aplicaciones.

La interfaz de control para el usuario desarrollada se presenta a continuación:

Figura 4.3. Programa en Excel – Visual Basic para el control del emulador de GFV.

Page 132: Tesis Master J Chavarria

Capitulo 4 Implementación del Inversor Multinivel y del Sistema de Control.

4-7

La pantalla de control muestra diferentes opciones:

ID&?: Pedimos la identificación del equipo.

SET VALUES: Realiza un reseteado del equipo y a continuación configura la tensión y

la corriente de salida en modo fijo (fuente fija de potencia).

SET TABLE: Realiza un reseteado del equipo y a continuación configura la tensión y

la corriente de salida en modo tabla (envía los pares de valores tensión / corriente

definidos por el usuario para configurar la curva hasta un máximo de 4000 puntos). Este

panel de control se ha implementado para enviar veinte puntos de la curva.

SET CURVE: Realiza un reseteado del equipo y a continuación configura la tensión y

la corriente de salida en modo curva (envía los cuatro valores característicos de una

curva de panel fotovoltaico, es decir, Voc, Isc, Vmp, Imp).

CURVE 1000: Configura el simulador fotovoltaico con la curva especificada en las

celdas inferiores sin resetear el equipo. Transfiere los valores de la curva del panel (Voc,

Isc, Vmp, Imp) correspondientes a una irradiancia de 1000 W/m2. Solamente se puede

utilizar este botón estando en modo curva. Su utilidad está pensada para realizar saltos

de irradiancia conjuntamente con los botones “CURVE 800” y “CURVE 500”.

CURVE 800: Tiene la misma utilidad que el botón “CURVE 1000” pero en este caso

transfiere los valores de la curva correspondientes a una irradiancia de 800 W/m2.

CURVE 500: Tiene la misma utilidad que el botón “CURVE 1000” pero en este caso

transfiere los valores de la curva correspondientes a una irradiancia de 500 W/m2.

FAST OUT CHA&GE: Modifica los valores de salida de forma directa sin reseteado.

Esta función será de gran utilidad cuando se quieran hacer saltos de punto de trabajo.

Previamente se debe seleccionar a que modalidad afectará el cambio (fijo, curva, tabla).

SELECT ARRAY: Botón para seleccionar el simulador a utilizar. Su utilidad está

pensada para cuando se trabaja con el multinivel y tenemos un simulador conectado a

cada etapa de entrada. La dirección del simulador 1 es la 4 mientras que la del

simulador 2 es la 5 y la del 3 es la 6.

RESET VALUES: Borra los valores de definición de las curvas y los de las capturas.

READ OUTPUT: Captura el valor de tensión y corriente presente en la salida.

OUT AVER. VALUE: Calcula una media del valor de tensión y corriente presente en

la salida. El cálculo se realiza a partir de la media aritmética de veinte valores

instantáneos consecutivos de tensión y corriente.

OUTPUT O&: Ponemos en marcha la salida sin modificar ningún valor.

OUTPUT OFF: Paramos la salida sin modificar ningún valor.

Page 133: Tesis Master J Chavarria

Capitulo 4 Implementación del Inversor Multinivel y del Sistema de Control.

4-8

Para poder generar la comunicación entre la aplicación Excel y el equipo es necesario

seguir el protocolo que se detalla en el manual del equipo en cuestión, ya sea el

simulador de panel, el osciloscopio, la fuente de tensión, … De no disponer de dicha

información debe pedirse al fabricante.

Otro aspecto importante es la necesidad de introducir en el proyecto de Visual Basic la

librería VISA que incluye los comandos de comunicación. En este caso se ha utilizado

la versión: ' -------------------------------------------------------------------------

' Title : VISA32.BAS

' Date : 11-19-1999

' Purpose : Include file for the VISA Library 2.2 spec

' -------------------------------------------------------------------------

Una vez generado el entorno de trabajo y programadas las funciones se debe preparar la

el hardware para poder comunicar. Para ello se debe disponer de un puerto de salida

GPIB o bien de una tarjeta USB – GPIB comercial junto con el driver de control. En

este proyecto se ha utilizado la siguiente:

Figura 4.4. USB / GPIB Interface High-Speed USB 2.0 Ref. 82357A

4.2.2. Equipos de alimentación y adquisición de resultados.

El simulador de panel fotovoltaico visto en el punto anterior tiene la finalidad de

generar la energía que posteriormente es tratada y entregada a la red. No obstante, es

preciso disponer de algún sistema de alimentación para los circuitos de control y los

drivers de los Mosfets. Dicho sistema se podría generar añadiendo la circuitería

necesaria y extrayendo la potencia de los generadores de entrada. Sin embargo, en el

laboratorio, este aspecto se puede simplificar utilizando fuentes de tensión

independientes pero teniendo en cuenta la separación entre masas, pues de lo contrario

se cortocircuitan las diferentes etapas y no se consigue la acción multinivel (ver

apartado 4.2.8.).

Para la alimentación de las tarjetas de control se utiliza la fuente “Hewlett Packard

E3631A” con salida de tensión DC 0 – 6V, 5A / 0 - ± 25V, 1A. Esta fuente se ajusta para entregar los 5V que alimentan los circuitos digitales (conversores AD,

multiplicador digital, puertas lógicas y optocopladores) y ± 15V que alimentan la parte analógica (sensores y amplificadores operacionales).

Otra fuente de alimentación que se utiliza es el modelo HM7042-5 “Hameg triple

power supply”. Dotada de tres salidas de tensión 0 – 32V, 2A / 0 – 5.5V, 5A / 0 – 32V,

2A. En este caso se han destinado las salidas de 0 – 32V, 2A ajustándolas a 18V, para

alimentar los drivers de control de los Mosfets. Con una única fuente de este tipo se

Tarjeta USB/GPIB modelo 82357A de Agilent Technologies

+

Driver “IOLibSuite_15_0_11221”

Page 134: Tesis Master J Chavarria

Capitulo 4 Implementación del Inversor Multinivel y del Sistema de Control.

4-9

puede alimentar dos etapas del inversor multinivel puesto que ofrece aislamiento de

masa entre salidas.

Figura 4.5. “HM7042-5 Hameg triple power supply” y “Hewlett Packard E3631A”

La adquisición de datos y formas de onda del inversor multinivel se ha realizado con el

osciloscopio digital “DL9040” de Yokogawa de cuatro canales. El ancho de banda es de

500 MHz y la tasa de muestreo máxima de 5GS/s.

La transferencia de las formas de onda al PC, se puede realizar guardando el fichero

directamente al “pendrive” o bien utilizando alguna aplicación software. En este

proyecto se ha utilizado el programa de Yokogawa “Xviewer” versión 1.51

(Mathematical edition) ya que permite la captura de la pantalla y la extracción numérica

de los valores para su posterior procesado a través del puerto USB.

Como accesorios para medir las formas de onda se han utilizado las sondas siguientes:

- Sonda de tensión modelo 701943: Utilizada para la medida de señales del

circuito de control.

- Sonda diferencial activa modelo 700924: Necesaria para monitorizar la salida

del inversor, la tensión entregada por los simuladores fotovoltaicos y la tensión

de red en primario del transformador.

- Sonda de corriente modelo 701933: La sonda activa de corriente se ha utilizado

para realizar la medida de la corriente entregada a la red.

Figura 4.6. Instrumentación utilizada en el laboratorio.

HM7042-5

E3631A

Sonda tensión

Modelo: 701943

Sonda corriente

Modelo: 701933

Corriente máxima: 30 ARMS.

Ancho de banda: 50 MHz.

Sonda diferencial activa

Modelo: 700924 DL9040 Yokogawa

Page 135: Tesis Master J Chavarria

Capitulo 4 Implementación del Inversor Multinivel y del Sistema de Control.

4-10

4.2.3. Etapas inversoras.

Las etapas inversoras son las que constituyen la topología del multinivel. Se han

realizado de forma modular para poder ir añadiendo bloques en cascada y así validar el

funcionamiento inversor multinivel en diferentes condiciones.

Cada etapa está formada por un condensador de entrada de 2200µF, cuatro Mosfets del tipo IRPF240, dos drivers IR21084 y un opto-acoplador A263N. El esquema de

conexionado entre los diferentes componentes se muestra a continuación.

Figura 4.7. Esquema eléctrico de una etapa de entrada del multinivel.

Para la unión en cascada de las diferentes etapas se deben interconectar las salidas de

forma apropiada y además, hay que tener especial atención con la configuración de las

masas. Si se unen las masas de los diferentes conjuntos fotovoltaicos o de las etapas se

genera un punto común de tensión y por tanto no es posible realizar la suma de voltajes

en la salida. Para evitar este problema, se deben tener las salidas de los emuladores

fotovoltaicos en modo flotante y además se deben aislar las etapas de potencia del

circuito de control mediante opto-acoplador.

Esquema simplificado de una etapa

Esquema eléctrico

Page 136: Tesis Master J Chavarria

Capitulo 4 Implementación del Inversor Multinivel y del Sistema de Control.

4-11

Figura 4.8. Esquemático del inversor multinivel con tres etapas de entrada.

Esquema eléctrico del multinivel con tres etapas

Page 137: Tesis Master J Chavarria

Capitulo 4 Implementación del Inversor Multinivel y del Sistema de Control.

4-12

A continuación se describe cada uno de los componentes elegidos para la

implementación de las etapas de potencia y la estrategia de control que se ha utilizado

para definir la secuencia de conmutación de los Mosfets.

Condensador de entrada:

El simulador de panel fotovoltaico debe ir conectado a un condensador que se encargue

de almacenar la energía entregada. Cuando se conecta el panel al condensador, este

empieza a cargarse siguiendo la curva del panel hasta llegar a la tensión de circuito

abierto, momento en que la corriente es cero. En la figura 4.9 se puede ver la dirección

en la que se recorre la curva durante la carga.

Figura 4.9. Ejemplo de carga del condensador de entrada.

La correcta gestión de la conmutación de los transistores que forman el puente, hará que

la tensión en bornes del condensador se estabilice alrededor del valor de trabajo

deseado, ya sea el punto de máxima potencia u otro definido previamente.

Idealmente, la tensión en bornes del condensador debería ser constante y de valor igual

al deseado, no obstante, teniendo en cuenta las ecuaciones del sistema vistas en el

capítulo 2, se debe considerar que tenemos una oscilación de frecuencia doble a la de la

red (100 Hz).

( ) ( )tAKtAKL

Pdt

dvCggg

gg

PVdc ··sin···2·sin

2

····2

22

222

ωωω

−−=

Esta oscilación hace que el valor de tensión en bornes del condensador no sea estable y

se produzca un desplazamiento con forma sinusoidal sobre la curva, repercutiendo tanto

en la tensión como en la corriente entregada por el panel fotovoltaico.

Si se representa esta variación sobre la curva se puede ver con claridad el efecto

producido.

Page 138: Tesis Master J Chavarria

Capitulo 4 Implementación del Inversor Multinivel y del Sistema de Control.

4-13

Figura 4.10. Efecto de la oscilación sobre la tensión vdc.

A partir de la ecuación y considerando fijas la amplitud de la tensión de red y su

frecuencia, se pueden realizar dos afirmaciones:

- La amplitud máxima de la perturbación se dará para el valor de máxima

potencia, momento en el que K es máxima.

- El incremento de C reduce la amplitud de la perturbación sobre el valor medio

de vdc.

- La influencia del inductor (L) en el valor de la perturbación es menor que el de

C.

Para elegir el valor del condensador, también se debe tener en cuenta que no se

incremente de forma considerable el tamaño, el peso y el coste del inversor.

En la siguiente figura se muestra el efecto del valor de C sobre la perturbación, variando

su valor entre 2200 µF, 1000 µF y 470 µF. Las condiciones de simulación, elegidas como ejemplo, son para un inversor central modulado con PS y con una curva de panel

caracterizada por los puntos Voc = 442V, Vmp = 370.6V, Isc = 6.1A, Imp = 5.7A. Se sitúa el

punto de trabajo del convertidor para estar en la condición de máxima potencia.

Diseño Condensador Rizado [Vp]

1 2.2 mF 4.1

2 1 mF 8.9

3 0.47 mF 18.5

Figura 4.11. Efecto de la variación de C sobre la perturbación en vdc.

1.4 1.405 1.41 1.415 1.42 1.425 1.43 1.435 1.44365

370

375

X: 1.403

Y: 374.7

Vd

c1

pa

ra C

= 2

.2 m

F

Tiempo [seg]

X: 1.417

Y: 366.4

1.4 1.405 1.41 1.415 1.42 1.425 1.43 1.435 1.44360

370

380

X: 1.403

Y: 379.5

Vd

c1

pa

ra C

= 1

mF

Tiempo [seg]

X: 1.418

Y: 361.4

1.4 1.405 1.41 1.415 1.42 1.425 1.43 1.435 1.44

360

380

400

X: 1.403

Y: 389.1

Vd

c1

pa

ra C

= 0

.47

mF

Tiempo [seg]

X: 1.417

Y: 350.9

Page 139: Tesis Master J Chavarria

Capitulo 4 Implementación del Inversor Multinivel y del Sistema de Control.

4-14

Puede observarse que la amplitud de la perturbación aumenta a medida que decrece la

capacidad de entrada del convertidor. En [A.6] se ofrece una metodología de cálculo del

valor mínimo de C en función de los parámetros del sistema inversor.

El valor que se ha utilizado en la implementación es el de 2.2 mF / 220V electrolítico,

pues era el que se tenía disponible en el laboratorio. Se debe considerar una curva del

panel que tenga una tensión de circuito abierto menor que 220VDC.

Mosfet IRPF240:

El transistor elegido para el diseño del puente ha sido el IRPF240 que se caracteriza por

tener una tensión de ruptura entre drenador y surtidor de 200 V, soporta una corriente

nominal máxima de 20 A y la tensión de polarización entre puerta y surtidor máxima es

de 20 V. La corriente de pico máxima es de 80 A. Este valor es importante ya que se

pueden generar picos de corriente en arranque que lleguen a destruir los transistores que

forman el puente inversor.

Otro parámetro importante es la resistencia rDS(OA) de 0.18 Ω que influye en el

rendimiento del convertidor.

Figura 4.12. Símbolo y asignación de pines del transistor IRPF240.

Driver IR21084:

El driver elegido para controlar los transistores de potencia es el IR21084, el cual tiene

dos entradas de control y una de ajuste del tiempo muerto (DT). La tensión de

alimentación se ha fijado a 18 V para poder polarizar el Mosfet y sin sobrepasar la

tensión máxima puerta – surtidor (20 V).

Page 140: Tesis Master J Chavarria

Capitulo 4 Implementación del Inversor Multinivel y del Sistema de Control.

4-15

Figura 4.13. Símbolo y asignación de pines del dirver IR 21084.

En el montaje, los pines de control HIN y LIN están unidos y por tanto la conmutación

que se debe esperar en la salida es la que se muestra en la figura 4.13 marcada en color

rojo. Esto hará que los transistores de cada rama del puente conmuten de forma

complementaria respetando un tiempo muerto fijado por un potenciómetro que se

conecta en el pin 4 (DT). En las figuras 4.7 y 4.8 se puede observar en detalle el

conexionado de cada pin.

Destacar en este punto que no podremos dejar en ningún momento todos los transistores

en ON ni todos en OFF. Esto se debe considerar a la hora de definir el estado de reposo

o desconexión de la red, con el fin de evitar cortocircuitos en el panel fotovoltaico o en

la misma red.

Utilizando esta topología, solamente hace falta disponer de dos señales de control para

cada puente inversor.

Optocoplador A263:

Este circuito tiene la finalidad de separar las masas entre el circuito analógico de control

y la etapa de potencia. La estructura interna se muestra a continuación:

Figura 4.14. Símbolo y asignación de pines del optocoplador A&-263.

Page 141: Tesis Master J Chavarria

Capitulo 4 Implementación del Inversor Multinivel y del Sistema de Control.

4-16

Se ha utilizado este encapsulado ya que incluye dos opto-acopladores que se asignan a

las dos señales de control del puente inversor. Cada etapa de potencia que se añada al

sistema deberá llevar asociado uno de estos integrados.

La tensión máxima a la que podemos alimentar este circuito es de 5 V. Por este motivo

ha sido necesario incluir un regulador lineal de tensión (LM7805) que, a partir de los 18

V de alimentación del driver, genere la tensión regulada adecuada.

Las señales de control de los Mosfets provienen directamente de la FPGA y van al opto-

acoplador para aislar el circuito de control de la etapa de potencia. Por un lado el

aislamiento separa la masa entre primario (etapa de potencia) y secundario (tarjeta de

control y medida) mientras que al mismo tiempo evita que fallos durante el proceso de

desarrollo puedan dañar la tarjeta de control.

La conmutación de los Mosfets viene determinada por el sistema de control y en base a

la elección de una estrategia de conmutación unipolar. El número de niveles queda

definido por la ecuación:

1·2 += nk

Siendo k el número de niveles y n el número de etapas del inversor.

Inversor multinivel de tres etapas (7 niveles)

U_A_1 U_A_2 S1a S2a S3a S4a u1 VH1

0 0 OFF ON OFF ON 0 0

0 1 OFF ON ON OFF 1 VPV1 1 0 ON OFF OFF ON -1 -VPV1 1 1 ON OFF ON OFF 0 0

U_B_1 U_B_2 S1b S2b S3b S4b u2 VH2

0 0 OFF ON OFF ON 0 0

0 1 OFF ON ON OFF 1 VPV2 1 0 ON OFF OFF ON -1 -VPV2 1 1 ON OFF ON OFF 0 0

U_C_1 U_C_2 S1c S2c S3c S4c u3 VH3

0 0 OFF ON OFF ON 0 0

0 1 OFF ON ON OFF 1 VPV3 1 0 ON OFF OFF ON -1 -VPV3 1 1 ON OFF ON OFF 0 0

Tabla 4.1. Secuencia conmutación inversor multinivel de tres etapas.

La salida del inversor multinivel de tres etapas se obtiene considerando la ecuación:

−−−=

++=→++=

321

321

321

PvPVPVHTmín

PvPVPVHTmáx

HHHHTVVVv

VVVvvvvv

Page 142: Tesis Master J Chavarria

Capitulo 4 Implementación del Inversor Multinivel y del Sistema de Control.

4-17

con unos niveles de tensión determinados por:

−−−=

−−=

−=

=

=

+=

++=

→++=

321

21

1

1

21

321

321 0

PVPVPVHT

PVPVHT

PVHT

HT

PVHT

PVPVHT

PVPVPVHT

HHHHT

VVVv

VVv

Vv

v

Vv

VVv

VVVv

vvvv

Las señales U_A_1, U_A_2, U_B_1, U_B_2, U_C_1, U_C_2, son las salidas de control

de la FPGA para cada una de las etapas inversoras.

4.2.4. El inductor.

El inductor que se ha utilizado para la implementación del prototipo de laboratorio ha

sido el mismo que se utilizó en las tesis [T.1], [T.2] y en el artículo [A.2]. El bobinado

se realiza a mano sobre un núcleo de ferrita toroidal y presenta una inductancia de valor

950 µH. Este mismo valor ha sido utilizado en todos los montajes y en todas las simulaciones realizadas con Matlab/Simulink.

Figura 4.15. Inductor de 950 µµµµH utilizado en el proyecto.

4.2.5. Módulo de conexión a la red eléctrica.

Para poder conectar el prototipo del inversor multinivel a la red eléctrica, es necesario

insertar un módulo de conexión. Este módulo tiene la finalidad de solucionar tres

problemas que se plantean en este proyecto:

- Sincronización de la conexión a la red evitando picos de corriente.

- Escalado de la tensión de salida del inversor para poder inyectar la corriente a la

red eléctrica.

- Aislamiento galvánico entre el inversor y la red.

Page 143: Tesis Master J Chavarria

Capitulo 4 Implementación del Inversor Multinivel y del Sistema de Control.

4-18

Sincronización:

El instante de conexión del sistema es uno de los puntos críticos a la hora de diseñar un

inversor que deba entregar la potencia generada a la red eléctrica. En muchas

aplicaciones se puede encontrar un PLL encargado de realizar una sincronización con la

red. Esta sincronización tiene una doble finalidad:

- Conecta el sistema en el instante preciso evitando picos de corriente y otros

fallos que puedan dañar el hardware.

- Sirve de referencia para sincronizar la corriente que se entrega con la tensión de

red, manteniéndolas en fase para optimizar el factor de potencia (idealmente

cosϕ = 1).

Como el segundo punto queda fijado por el lazo de control interno mediante la acción

integral resonante a frecuencia de red, solamente es necesario contemplar el instante de

conexión. En este proyecto se ha utilizado un método alternativo basado en el cierre del

contacto de un relé que está situado entre la salida del inversor y la red eléctrica.

Figura 4.16. Ubicación del contacto de conexión en el circuito.

Dicho contacto tiene la finalidad de cerrar el circuito justo cuando el sistema está listo

para entregar energía y además, la tensión de red pasa por cero. Para ello se mide el

retardo desde que el relé recibe la orden activación hasta que el contacto mecánico se

cierra y se tiene en cuenta para dar la orden.

Figura 4.17. Esquema de la secuencia de control del relé.

Este método permite la conexión del sistema inversor a la red en un tiempo menor de

dos ciclos de red.

L

950µH

Inversor

Emulador

panel

fotovoltaico

Detección Retardo /

espera Orden

activación

Cierre mecánico

contacto 0)( =tvg

Inversor

ON

Page 144: Tesis Master J Chavarria

Capitulo 4 Implementación del Inversor Multinivel y del Sistema de Control.

4-19

Mediante unas capturas realizadas en el laboratorio se puede mostrar el problema

descrito.

Figura 4.18. Conexión del contacto del relé para vg(t) ≠≠≠≠ 0.

Figura 4.19. Conexión del contacto del relé para vg(t) = 0.

Retomando en este punto la estrategia de conmutación de los Mosfets presentada con

anterioridad y, considerando la situación de reposo de estos cuando el convertidor de

potencia está parado, se puede ver con claridad que si se cierra el contacto, la red verá

un cortocircuito a través de S1a y S3a o bien de S2a y S4a según el estado.

Inv. ON

Orden Relé

Cierre contacto

(5ms) → vg(t) = 0

Pico corriente 0A

Orden Relé

ON/OFF

vg(t)

iL (t)

Cierre contacto

(5ms) → vg(t) ≠ 0

Pico corriente 35A

ON/OFF

Orden Relé

vg(t)

iL (t)

Inv. ON

Orden Relé

Page 145: Tesis Master J Chavarria

Capitulo 4 Implementación del Inversor Multinivel y del Sistema de Control.

4-20

Figura 4.20. Situación de reposo del convertidor y estado de los Mosfets.

Manteniendo el contacto abierto podemos garantizar que no hay circulación de energía

en ninguna dirección. Tanto desde el emulador de panel fotovoltaico como desde la red

se ve un circuito abierto.

En el punto 4.3.2.6 se detalla la estructura de código implementada dentro de la FPGA

para poder controlar el relé y se muestra la captura validando el proceso de conexión.

El hardware utilizado para la implementación de este circuito está basado en un relé del

tipo G5LB con una tensión de alimentación de 5V y capaz de soportar una corriente de

10A. El circuito de control se muestra en el esquema adjunto:

Figura 4.21. Circuito de control para el relé G5LB.

Escalado de la tensión de salida:

Otro aspecto importante es el escalado de la tensión de salida para poder entregar la

potencia procedente del emulador de panel fotovoltaico a la red.

Como se ha comentado en el apartado 4.2.1, la utilización de los simuladores Agilent

“E4350B” limita el nivel máximo de tensión de trabajo e impide que la tensión en la

salida del inversor pueda ser mayor que la de la red. Para solucionar este problema se

diseña el inversor considerando una tensión de red de 33VRMS y luego se eleva a

220VRMS mediante la inserción de un transformador caracterizado por:

Emulador

panel

fotovoltaico

L

950µH

C

2200µF

S1a S3a

S2a S4a

Page 146: Tesis Master J Chavarria

Capitulo 4 Implementación del Inversor Multinivel y del Sistema de Control.

4-21

TEC&OTRAFO

Tipo TE VA 130

VP 220

VS 15 – 0 – -15 / 10 – 0 – -10

AS 2.2 / 3.2 Hz 50 – 60

Tabla 4.2. Características del transformador utilizado en el prototipo.

Las características del transformador se presentan considerando que trabaja como

reductor. Por tanto, debemos redefinir el concepto de primario y secundario el cual

queda como:

- Primario (1): )··sin(2·33)··sin( ttAV gggg ωω == donde ./50··2··2 segradfgg ππω ==

- Secundario: )··sin(2·220)··sin(2 ttA ggg ωω = donde ./50··2··2 segradfgg ππω ==

(1) Voltaje de primario medido en el laboratorio sin carga.

Se utiliza por tanto el devanado de ± 15 V.

En cascada con el transformador se ha incluido un interruptor magnetotérmico de 40A

modelo C32N con la finalidad de cortar de forma automática la conexión con la red si

se produce algún fallo en el sistema.

El transformador sirve a su vez para cumplir la normativa vigente en España. En ella,

se ordena la instalación de sistemas de aislamiento entre la red eléctrica y los

generadores eléctricos que se conecten a ella.

4.2.6. Sensado de las variables de estado.

Para la implementación del sistema de control del inversor multinivel ha sido necesario

medir y escalar las variables de estado:

- Tensión en bornes del condensador de entrada vdc (salida panel fotovoltaico).

- Tensión de red vg en primario del transformador.

- Corriente entregada a la red iL (corriente que circula por el inductor).

4.2.6.1. Tensión en bornes del panel fotovoltaico.

La tensión en bornes del panel fotovoltaico o lo que es lo mismo, en bornes del

condensador de entrada (vdc) se mide utilizando el integrado LEM LV-25. Este

integrado ofrece aislamiento de masa entre la entrada y la salida.

Page 147: Tesis Master J Chavarria

Capitulo 4 Implementación del Inversor Multinivel y del Sistema de Control.

4-22

Figura 4.22. Sensor de tensión LEM LV-25.

La alimentación del dispositivo se hace a ± 15V procedentes de la fuente de tensión HP E3631A que alimenta el resto del hardware de control.

En el diseño hay que tener en cuenta las especificaciones del fabricante. La corriente

nominal que puede circular por el primario (IPA) es de 10 mA y el de la tensión en

bornes (VPA) entre 20 y 500V. El valor de corriente, junto con la resistencia serie que se

añade, fijan el valor máximo de tensión a poder medir. Para disponer de un margen de

tensión suficiente con respecto a las curvas de panel que se fijan en el emulador

fotovoltaico, se ha elegido una resistencia de 9.2 KΩ.

VmARIV PPAPAmáx 929200·10· =Ω==

La tensión en bornes del pin de salida (M) queda fijada en función del valor de la

resistencia que se conecte, la cual debe estar comprendida entre 100 y 350 ohmios. Este

valor se ha ajustado en el laboratorio mediante un potenciómetro para conseguir el

voltaje adecuado.

Figura 4.23. Circuito de sensado y acondicionamiento de vdc.

La salida del sensor se adapta utilizando amplificadores operacionales del tipo TL072.

Dicho integrado incluye dos operacionales. El primero se configura como seguidor de

tensión para adaptar la impedancia manteniendo la ganancia unitaria mientras que el

segundo hace la función de amplificador no inversor.

Page 148: Tesis Master J Chavarria

Capitulo 4 Implementación del Inversor Multinivel y del Sistema de Control.

4-23

La ganancia vendrá determinada por el ajuste del potenciómetro:

1,0

11

·1

·1

−+=

−+=

α

α

α

α

α

R

R

V

V

in

out

Figura 4.24. Acondicionamiento de Vdc.

Esta etapa nos servirá por un lado para escalar la tensión vdc dentro de un margen que

pueda aceptar el conversor A/D y también para realizar las operaciones de

multiplicación y división por las constantes necesarias para el cálculo de la energía

almacenada:

2

dcsto

vCE =

La ganancia total del conjunto se escala por un factor igual a: 2

CGdc =

Dentro de la FPGA solamente será necesario multiplicar la entrada procedente del

conversor A/D por ella misma, es decir:

( )( )2

··2

·····

22

2

22

//dc

dcdcdcdcdcdcdcDADAsto

vCv

CvGvGvGVVE =

====

Al mismo tiempo, la tensión que ve el conversor A/D es:

( ) dcdcdcdcdcDA vvmF

vC

vGV ·033.0·2

2.2·2

·/ ====

Teniendo en cuenta el rango de excursión dinámica del conversor A/D que está

alrededor de 0 – 4V, permite una tensión máxima en bornes del condensador de:

VvV

v dcmáxDmáxA

dcmáx 21.121033.0

4

033.0

/ =<→<

Valor mayor que la tensión máxima de circuito abierto que puede entregar el simulador

de panel fotovoltaico E4350B e igual a la tensión máxima que puede entregar el

simulador E4362A.

Page 149: Tesis Master J Chavarria

Capitulo 4 Implementación del Inversor Multinivel y del Sistema de Control.

4-24

4.2.6.2. Tensión de red.

Para la medida de la tensión de red también se ha utilizado el sensor LEM LV-25

alimentado a ± 15V. El circuito de adaptación difiere ligeramente del anterior puesto que el rango de trabajo es distinto y de valor fijado. En este caso, como la tensión en

primario del transformador siempre tiene el mismo valor, se puede calcular la

resistencia serie de primario y ajustarla para todo el margen dinámico. Además, en lugar

de considerar el valor IPA (nominal r.m.s.) se debe utilizar para los cálculos el valor IP

de pico a pico.

Ω====→

==

±=3332

14

66.46

66.462·33

14

mA

V

I

v

I

VR

Vv

mAI

P

g

P

PAP

g

P

En el diseño se ha utilizado una resistencia equivalente de 4.4KΩ para evitar trabajar en los máximos dinámicos que marca el fabricante.

El esquema del circuito se adjunta a continuación:

Ω≈Ω=

+++

= K

KKKK

RP 4.44489

2222

1

10

1

10

1

1

Figura 4.25. Circuito de sensado de vg.

El posterior acondicionamiento de señal se explica en los próximos apartados.

4.2.6.3. Corriente inyectada a la red.

La corriente inyectada a la red puede medirse mediante la inclusión en el circuito de una

resistencia shunt de pequeño valor y un amplificador diferencial o bien utilizando un

sensor hall. En este proyecto se ha optado por utilizar el sensor hall LTS-15-NP de

LEM con una doble finalidad, por un lado poder medir la corriente sin introducir

pérdidas al inversor y por otro, obtener la medida manteniendo el aislamiento entre

primario y secundario tal y como se ha realizado previamente con las medidas de

tensiones.

Este sensor se alimenta de la fuente HP E3631A utilizando la salida de 5V.

Page 150: Tesis Master J Chavarria

Capitulo 4 Implementación del Inversor Multinivel y del Sistema de Control.

4-25

Figura 4.26. Sensor Hall LEM LTS-15-&P.

La configuración del sensor se ha realizado teniendo en cuenta que la corriente máxima

que se extraería sería menor de 5ARMS. Dicha configuración se puede realizar siguiendo

las indicaciones que se detallan en la tabla que se encuentra en las especificaciones del

fabricante.

En concreto se ha elegido la última configuración y se ha realizado devanado una vuelta

en primario. La medida que se obtiene en la salida es menor de 5V y no presenta

saturación. En caso de querer extraer mayor potencia del sistema debe modificarse la

topología rehaciendo las conexiones en función de la corriente a entregar a la red.

A la salida del sensor se ha incluido una etapa de acondicionamiento y escalado como la

que se adjunta a continuación.

Figura 4.27. Etapa de acondicionamiento y escalado de la corriente inyectada a red.

Page 151: Tesis Master J Chavarria

Capitulo 4 Implementación del Inversor Multinivel y del Sistema de Control.

4-26

Las ecuaciones que determinan el funcionamiento de este circuito son:

LEMoffsetLIL ViV 5.2+=

( )offsILoffsILoffsILA VVGVVK

KV

K

K

KK

KVV −=−=

+

+= ··2.2·2.2

10

22·

10

221·

2210

22· 1

( )( )

( )

+

+

+−=

+

+−+

+−=

K

K

KK

KKV

K

K

KRR

KRVI AAL

27

221·

6.5100

6.5100·1·

27

221·

6.5·1·

6.5·1·

α

αα

α

1,0→α ⇒ 2·GVI AL =

=→=

=→=⇒

0959.01

81.10

2

2

G

G

α

α

( ) ( )offsILToffsILAL VVGGVVGGVI −=−== ···· 212

21·GGGT =

===→=

===→=⇒

21.00959.0·2.2·1

982.381.1·2.2·0

21

21

GGG

GGG

T

T

α

α

( )offsLEMoffsetLTL VViGI −+= 5.2·

La corriente medida con el sensor LTS-15 presenta un desplazamiento en continua

debido al margen de trabajo del dispositivo. Este desplazamiento es de 2.5V ya que

centra la medida entre 0 y los 5V de alimentación.

Mediante el circuito presentado se puede ajustar la ganancia GT y cancelar el

desplazamiento en continua con la finalidad de centrar la medida en cero voltios.

4.2.7. Hardware complementario.

Para la implementación del control del convertidor se ha optado por realizar algunas

operaciones mediante hardware externo a la FPGA:

- Generación de pulsos para sincronización con la red.

- Generación de la corriente de referencia.

- Cálculo de la señal de error.

- Conversión A/D de señales.

- Conversión D/A de señales.

Algunas de estas operaciones como por ejemplo el cálculo de la señal de error y la

generación de la corriente de referencia se hubieran podido incluir en el código interno

de la FPGA. No obstante, utilizando hardware externo, se consigue un escalado de las

variables mucho más sencillo, permite la monitorización del funcionamiento mediante

osciloscopio y además se asegura que no hay pérdida de resolución previa debida al

muestreo y a los tiempos de retardo de la circuitería digital.

Page 152: Tesis Master J Chavarria

Capitulo 4 Implementación del Inversor Multinivel y del Sistema de Control.

4-27

4.2.7.1. Generador de pulsos para sincronismo con la red.

Para poder sincronizar el sistema de control con la red, se ha implementado un circuito

hardware que entrega un pulso cada vez que la tensión de red pasa por cero. Este

circuito está conectado a la salida del sensor de vg y formado por un circuito

comparador.

Figura 4.28. Generador de pulsos para sincronismo con la red.

La señal “grid_sense” proviene del sensor LV25-P visto en el apartado 4.2.5.2. Una vez

adaptada la impedancia mediante un amplificador operacional TL072, se conecta a un

comparador LM311 el cual genera un pulso en la salida a cada ciclo de red.

Concretamente, se genera el pulso cuando se cumple la siguiente ecuación:

VKK

KVVsenseGrid 148.0

1100

1·15_ =

+=> +

La salida del comparador va conectada a una resistencia de pull-up y un condensador

para filtrar paso bajo la transición evitando la generación de oscilaciones.

Seguidamente, un inversor SN74LS125 se encarga de adaptar el nivel de la señal para

introducirlo a la FPGA.

4.2.7.2. Generador de corriente de referencia.

Uno de los puntos importantes del control es la generación de la corriente de referencia

a partir de la tensión de red. La correcta implementación de esta operación es crucial

para poder tener una referencia en corriente que cumpla el doble objetivo:

- Presente una forma de onda igual a la de la red.

- Esté en fase con la red.

Se debe evitar que se produzcan saturaciones en los circuitos hardware que puedan

modificar la forma de onda medida y también la utilización de circuitos R-C para

filtrado de ruido ya que añaden retraso en la fase.

Page 153: Tesis Master J Chavarria

Capitulo 4 Implementación del Inversor Multinivel y del Sistema de Control.

4-28

Figura 4.29. Generador de la corriente de referencia.

El circuito utilizado para generar la tensión de referencia es el AD7945.

Figura 4.30. AD7945 Multiplicador – DAC de 12 bits.

El conexionado de este circuito se ha realizado tal y como indica la figura 4.29. Se

inserta la tensión de red debidamente escalada a través de la pata Vref y el valor de K

calculado internamente en la FPGA por la entrada DB de 12 bits. Como resultado se

obtiene la multiplicación entre Vref y K tal y como indica la ecuación:

gLrefLgorefo vKIIvKVVDV ···*

−==→−=→−=

La tabla de codificación se detalla en la figura 4.31 así como también la secuencia de

tiempo para cargar el valor en los registros internos.

Page 154: Tesis Master J Chavarria

Capitulo 4 Implementación del Inversor Multinivel y del Sistema de Control.

4-29

Figura 4.31. Secuencia de tiempos y codificación de la salida.

El driver de control de toda esta secuencia se realiza mediante la FPGA.

4.2.7.3. Cálculo de la señal de error.

El cálculo de la señal de error se realiza utilizando amplificadores operacionales tal y

como muestra el circuito que se adjunta a continuación:

Figura 4.32. Circuito para el cálculo de la señal de error.

Utilizando un circuito hardware aseguramos que el cálculo del error se realiza sin haber

perdido previamente resolución por el muestreo o por la cuantificación. Posteriormente,

un convertidor A/D se encarga de muestrear la señal de error para introducirla en la

FPGA.

Se debe asegurar que la disposición de los circuitos integrados esté configurada

correctamente para evitar acoplamientos de ruido, pues la señal de error tiene una

amplitud pequeña y es muy sensible. Es indispensable una buena distribución de masas,

a ser posible en estrella, y la utilización de condensadores de filtrado en todas las

alimentaciones.

Las ecuaciones que determinan el funcionamiento del circuito presentado en la figura

4.32 son las siguientes:

( ) ( ) LggLLLA IvKvKIIIV −=−−=+−= ··*

( ) ( ) ( ) ( )GvKIKK

KKIvK

KR

KRVV gLLgAB ··

10100·

10100·1··

10·

10·1· −=

+

+−−−=

+

+−−=

α

α

α

α

Page 155: Tesis Master J Chavarria

Capitulo 4 Implementación del Inversor Multinivel y del Sistema de Control.

4-30

1,0→α ⇒ ( )

=→=

=→=⇒

+

+−=

09.01

110

10100·

10100·1

G

G

KK

KKG

α

α

α

α

( ) offsgLoffsB VGvKIVVERROR −−=−= ··

El circuito realiza el cálculo del error entre la corriente inyectada a red y la corriente de

referencia, permite el ajuste de ganancia y facilita la compensación de desplazamientos

en continua que puedan aparecer debido a las tensiones de offset de los integrados.

4.2.7.4. Conversión A/D de las señales.

Durante el diseño del prototipo, se habían asignado las entradas de la FPGA para

utilizar integrados de conversión A/D paralela con 12 bits. Sin embargo, en la posterior

ampliación del inversor multinivel a tres etapas, fue necesaria la reasignación de las

entradas y la utilización de un convertidor serie de 12 bits para poder añadir la tensión

vdc3. A continuación se detallan los aspectos hardware de ambos dispositivos.

4.2.7.4.1. Convertidor A/D paralelo de 12 bits (AD9225).

El integrado AD9225 de Analog Devices es un convertidor A/D paralelo de 12 bits y 25

MSPS que puede ser configurado tanto para muestrear tensiones continuas como

acopladas en AC. En base a esta característica, se utiliza en el proyecto para muestrear

las tensiones de entrada vdc1, vdc2 y la señal de error.

Figura 4.33. Conversor A/D AD9225.

La tensión de alimentación es de 5V y se obtiene de la fuente HP E3631A. La

configuración de las topologías de funcionamiento y la elección de los valores de los

componentes se ha realizado teniendo en cuenta las especificaciones que da el

fabricante.

Seguidamente, se presentan los esquemáticos que varían según la función a la que se

destina el circuito:

Page 156: Tesis Master J Chavarria

Capitulo 4 Implementación del Inversor Multinivel y del Sistema de Control.

4-31

Muestreo de señales continuas (vdc):

Figura 4.34. Esquema de conexión del convertidor A/D para señales continuas.

Tabla 4.3. Codificación de la señal muestreada.

En base al conexionado presentado en la figura 4.34 y de la tabla 4.3, se puede

determinar el rango de funcionamiento del conversor A/D configurado para tensiones

continuas siendo VINB = VREF.

E&TRADA [V] SALIDA DIGITAL OTR

VINA < 0 0000 0000 0000 0000 1

VINA = 0 0000 0000 0000 0000 0

VINA = +VREF 1000 0000 0000 0000 0

VINA = +2·VREF 1111 1111 1111 1111 0

VINA > +2·VREF 1111 1111 1111 1111 1

Tabla 4.4. Codificación para señales continuas (vdc).

Por tanto, el margen de tensiones de entrada que acepta el conversor está comprendido

entre VA/D = 0 y VA/D = +2·VREF donde VREF = 2V.

La frecuencia de muestreo la fija internamente la FPGA y se ha configurado para que

trabaje a 6.25 MHz. El driver de control se ha diseñado respetando la secuencia de

tiempos mínimos que indica el fabricante.

Page 157: Tesis Master J Chavarria

Capitulo 4 Implementación del Inversor Multinivel y del Sistema de Control.

4-32

Figura 4.35. Especificaciones de funcionamiento.

Muestreo de señales acopladas en AC (error):

Figura 4.36. Esquema de conexión del conversor A/D para señales acopladas en AC.

Para poder muestrear señales acopladas en AC como es el caso de la señal de error se

debe utilizar la topología presentada en la figura 4.36 En este caso se añade una red

exterior de amplificadores operacionales que fijan el valor de VINA y VINB de la

siguiente forma:

CMLERRORR

R

RR

RCML

R

R

RR

RERRORVIAA +=

+

++

+

+= 1··1··

CMLERRORR

R

RR

RCML

R

RERRORVIAB +−=

+

++

−= 1···

VREF = 2V.

donde CML sirve para ajustar el nivel de continua de la medida.

Page 158: Tesis Master J Chavarria

Capitulo 4 Implementación del Inversor Multinivel y del Sistema de Control.

4-33

La tabla de funcionamiento, teniendo en cuenta las ecuaciones anteriores, queda de la

siguiente forma:

E&TRADA [V] SALIDA DIGITAL OTR

VINA-VINB <-VREF ⇒ ERROR < -1 0000 0000 0000 0000 1

VINA-VINB =-VREF ⇒ ERROR = -1 0000 0000 0000 0000 0

VINA-VINB = 0 ⇒ ERROR = 0 1000 0000 0000 0000 0

VINA-VINB =+VREF ⇒ ERROR = 1 1111 1111 1111 1111 0

VINA-VINB >+VREF ⇒ ERROR > 1 1111 1111 1111 1111 1

Tabla 4.5. Codificación para señales alternas (Error).

La FPGA realiza el complemento A2 de la señal invirtiendo el primer bit. Esto permite

realizar operaciones con signo (“signed”).

E&TRADA [V] SALIDA DIGITAL COMPLEME&TO A2 OTR

ERROR < -1 0000 0000 0000 0000 1000 0000 0000 0000 1

ERROR = -1 0000 0000 0000 0000 1000 0000 0000 0000 0

ERROR = 0 1000 0000 0000 0000 0000 0000 0000 0000 0

ERROR = 1 1111 1111 1111 1111 0111 1111 1111 1111 0

ERROR > 1 1111 1111 1111 1111 0111 1111 1111 1111 1

Tabla 4.6. Complemento A2 de la señal muestreada.

Los condensadores de 560pF se añaden para limitar el ancho de banda del conversor

A/D y evitar que este se sature debido al ruido. La frecuencia de corte del filtro queda

establecida a MHzpFCRf dB 861)560·330··2/(1)···2/(13 ===− ππ . Valor mucho mayor

que la frecuencia fundamental de la señal de error (50Hz).

4.2.7.4.2. Convertidor A/D serie de 12 bits (ADCS7476MSPS).

Para la conversión A/D serie, se ha utilizado una placa comercial que incluye dos

integrados ADCS7476MSPS. La descripción de esta placa se puede encontrar en la web

de Digilent con la referencia “Pmod AD1”.

Figura 4.37. Módulo de conversión A/D serie de 12 bits.

El diseño ya está pensado para poderse conectar con facilidad en la placa de evaluación

de la FPGA y, además, ofrecen el módulo VHDL listo para ser insertado en el código.

Page 159: Tesis Master J Chavarria

Capitulo 4 Implementación del Inversor Multinivel y del Sistema de Control.

4-34

4.2.7.5. Conversión D/A de las señales.

La conversión digital – analógica de señales no se necesita de forma explícita para el

desarrollo del proyecto, pero es de gran utilidad para poder verificar el correcto

funcionamiento del código desarrollado. Para poder ver en la pantalla del osciloscopio

la evolución temporal de las variables internas se puede utilizar un convertidor D/A

serie o paralelo.

4.2.7.5.1. Convertidor D/A paralelo.

Inicialmente se disponía de una placa comercial con un convertidor tipo R2R de 8 bits:

Figura 4.38. Conversor R2R comercial de 8 bits.

Posteriormente, al realizar las placas de control y definir la asignación de pines, se

sustituye este conversor por uno de 12 bits. El esquema eléctrico sigue la misma

configuración pero añadiendo más bits (D11 – D0).

Esta configuración permite monitorizar las señales internas de forma asíncrona pero se

pierden muchas salidas de la FPGA. Si se deben monitorizar diversas señales internas a

la vez, su uso es inviable y se debe recurrir a los conversore D/A serie. Este aspecto se

ha tenido en cuenta cuando se ha querido ver la evolución de las portadoras o de los

ciclos de trabajo.

4.2.7.5.2. Convertidor D/A serie.

Para la conversión D/A serie se ha utilizado el módulo comercial “Pmod DA1” de

Digilent. Este módulo está formado por una placa de circuito impreso que contiene dos

circuitos integrados AD7303 tal y como se muestra en la siguiente figura:

Figura 4.39. Conversor A/D serie de 8 bits.

Page 160: Tesis Master J Chavarria

Capitulo 4 Implementación del Inversor Multinivel y del Sistema de Control.

4-35

Esta placa se alimenta a 3.3V directamente desde las salidas de la FPGA y permite la

extracción de cuatro señales internas simultáneamente. Cada AD7303 dispone de dos

canales de salida.

La resolución de 8 bits no presenta un inconveniente, pues solamente se utiliza la salida

para monitorizar el funcionamiento. Los cuatro bits de menor peso se eliminan.

En la página web de Digilent se encuentra el driver de control en VHDL que facilita la

inclusión de este módulo en el código.

4.2.8. Placa de evaluación Spartan-3 FPGA.

La FPGA que se utiliza en este proyecto es la Spartan-3 de Xilinx montada en una

tarjeta comercial de Digilent. Las especificaciones de dicha tarjeta se pueden encontrar

en [D.1] y se caracteriza por disponer de los siguientes periféricos:

Figura 4.40. Diagrama de bloques de la placa “Spartan-3 FPGA Starter Kit board UG130”.

La ubicación de los diferentes elementos en la placa se puede ver en las figuras adjuntas

a continuación.

Page 161: Tesis Master J Chavarria

Capitulo 4 Implementación del Inversor Multinivel y del Sistema de Control.

4-36

Figura 4.41. Vista superior de la placa “Spartan-3 FPGA Starter Kit board UG130”.

Figura 4.42. Vista inferior de la placa “Spartan-3 FPGA Starter Kit board UG130”.

Para poder implementar el control del convertidor utilizando esta placa, es de gran

importancia conocer en detalle qué función tiene asociado cada uno de los pines de la

FPGA. Esta información viene detallada en el manual, siendo de gran relevancia los

puntos:

- Botones.

- Interruptores.

- LED’s.

- Puertos de expansión.

- Oscilador.

- Conectores de configuración de la FPGA.

- Puerto de comunicaciones serie RS-232.

Otros aspectos que incluye la placa como pueden ser puerto VGA, PS-2, … no se

utilizan para este proyecto y por tanto se podrán dejar de lado.

Page 162: Tesis Master J Chavarria

Capitulo 4 Implementación del Inversor Multinivel y del Sistema de Control.

4-37

Botones:

La siguiente tabla indica los pines que tienen asociados los botones de control.

La función de cada uno de ellos es:

BT&3: Reset del control de la FPGA.

BT&2: Incrementar la tensión de referencia (no se utiliza después de la configuración

del puerto de comunicaciones serie).

BT&1: Disminuye la tensión de referencia (no se utiliza después de la configuración del

puerto de comunicaciones serie).

BT&0: Elimina la condición de reset del bloque de balance energético. Se utiliza para

facilitar el ajuste de la ganancia proporcional del control interno cuando el convertidor

está parado.

Interruptores:

SW7 – SW3: Visualización de señales internas de la FPGA a través del convertidor

R2R y del convertidor D/A serie.

SW7 SW6 SW5 SW4 SW3 Salida R2R.

Modulación PS Modulación PD

0 0 0 0 0 Entrada vdc1 (ADC 1). Entrada vdc1 (ADC 1).

0 0 0 0 1 Entrada vdc2 (ADC 3). Entrada vdc2 (ADC 3).

0 0 0 1 0 Entrada vdc3 (ADC serie). Entrada vdc3 (ADC serie).

0 0 0 1 1 Error (complemento A2). Error (complemento A2).

0 0 1 0 0 Portadora PS 1.

0 0 1 0 1 Portadora PS 2.

0 0 1 1 0 Portadora PS 3.

0 0 1 1 1 Ciclo trabajo d. Ciclo trabajo d.

0 1 0 0 0 Señal K1. Señal K1.

0 1 0 0 1 Señal K2. Señal K2.

0 1 0 1 0 Señal K3. Señal K3.

0 1 0 1 1 Señal K. Señal K.

0 1 1 0 0 Referencia vdc1*. Referencia vdc1

*.

0 1 1 0 1 Referencia vdc2*. Referencia vdc2

*.

0 1 1 1 0 Referencia vdc3*. Referencia vdc3

*.

0 1 1 1 1 Error (sin complementar). Error (sin complementar).

1 0 0 0 0 vdcT = vdc1+ vdc2+ vdc3 vdcT = vdc1+ vdc2+ vdc3

1 0 0 0 1 Ciclo trabajo d (invertido). Ciclo trabajo d (invertido).

1 0 0 1 0 0. Portadora PD 3#.

Page 163: Tesis Master J Chavarria

Capitulo 4 Implementación del Inversor Multinivel y del Sistema de Control.

4-38

1 0 0 1 1 0. Portadora PD 2#.

1 0 1 0 0 0. Portadora PD 1#.

1 0 1 0 1 0. Portadora PD 1.

1 0 1 1 0 0. Portadora PD 2.

1 0 1 1 1 0. Portadora PD 3.

1 1 0 0 0 Ciclo de trabajo d·K1. 0.

1 1 0 0 1 Ciclo de trabajo d·K2. 0.

1 1 0 1 0 Ciclo de trabajo d·K3. 0.

1 1 0 1 1 0. Triangular rotación.

Tabla 4.7. Visualización de señales internas a través del convertidor R2R.

SW7 SW6 SW5 SW4 SW3 Salidas D/A serie (1: / 2: / 3: / 4:).

Modulación PS Modulación PD

0 0 0 0 0 1: Entrada vdc1 (ADC 1).

2: Entrada vdc2 (ADC 3).

3: Entrada vdc3 (ADC serie).

4: vdcT.

1: Entrada vdc1 (ADC 1).

2: Entrada vdc2 (ADC 3).

3: Entrada vdc3 (ADC serie).

4: vdcT.

0 0 0 0 1 1: Referencia vdc1*.

2: Referencia vdc2*.

3: Referencia vdc3*.

4: 0.

1: Referencia vdc1*.

2: Referencia vdc2*.

3: Referencia vdc3*.

4: 0.

0 0 0 1 0 1: Portadora PS 1.

2: Portadora PS 2.

3: Portadora PS 3.

4: 0.

1: Portadora PD 1.

2: Portadora PD 2.

3: Portadora PD 3.

4: Triangular rotación.

0 0 0 1 1 1: Ciclo de trabajo d·K1.

2: Ciclo de trabajo d·K2.

3: Ciclo de trabajo d·K3.

4: Ciclo de trabajo d.

1: 0.

2: 0.

3: 0.

4: 0.

0 0 1 0 0 1: Señal K1.

2: Señal K2.

3: Señal K3.

4: Señal K.

1: Señal K1.

2: Señal K2.

3: Señal K3.

4: Señal K.

Tabla 4.8. Visualización de señales internas a través del convertidor D/A serie.

SW2 – SW1: Determina la etapa del inversor sobre la que se está actuando.

SW2 SW1 Topología.

0 0 Inversor multinivel (etapa 1).

0 1 Inversor multinivel (etapa 2).

1 0 Inversor multinivel (etapa 3).

1 1 No definido.

Tabla 4.9. Selección de la etapa a través de los interruptores.

SW0: Puesta en marcha del conversor.

Además de estos interruptores se han añadido otros cuatro y se han conectado en los

puertos de expansión. Se puede ver su función más adelante cuando se detalla el

conexionado de los puertos.

Page 164: Tesis Master J Chavarria

Capitulo 4 Implementación del Inversor Multinivel y del Sistema de Control.

4-39

LED’s:

No se han asociado con ninguna función específica.

Pantalla LED de 7 segmentos:

La pantalla de LED de 7 segmentos se ha utilizado con una doble funcionalidad:

- El cuarto dígito se va incrementando en uno cada segundo indicando que la

FPGA está funcionando correctamente.

- Los tres dígitos restantes se utilizan para monitorizar la tensión de referencia a la

que debe posicionarse la tensión vdc de cada etapa (dígitos 2 y 1) y la etapa en

cuestión (dígito 3).

Figura 4.43. Pantalla de LED’s de 7 segmentos.

El control de las pantallas de siete segmentos se realiza mediante código. Para ello es

necesario implementar un bloque que vaya refrescando los dígitos de forma secuencial

y otro que se encargue de la codificación numérica. Como más rápido se realice la

actualización de los dígitos, menos perceptible será el parpadeo. En este proyecto se ha

configurado el refresco a una velocidad de 190 Hz.

Los pines de control de la FPGA asociados para esta función son los siguientes:

4 3 2 1

Page 165: Tesis Master J Chavarria

Capitulo 4 Implementación del Inversor Multinivel y del Sistema de Control.

4-40

Puertos de expansión:

Los puertos de expansión se dividen en tres grupos de 40 pines. Esta característica es

una de las más importantes a la hora de haber elegido esta tarjeta, puesto que la

disposición de los terminales en tres puertos distintos permite la conexión de placas de

control con mucha facilidad.

Figura 4.44. Asignación de pines en los puertos de expansión.

Cada uno de los puertos de expansión dispone de masa, alimentación interna de 5V y de

3.3V. Seguidamente se presenta la disposición y utilización de los pines junto con su

correspondencia respecto a los pines de la FPGA.

Puerto de expansión A1:

UTILIDAD PI& PI& UTILIDAD

GND 1 2 VU(+5)

3.3V 3 4 (&8) CLK_OUT

LIBRE 5 (&7) 6 (L5) D2

CLK_ADC 7 (T8) 8 (&3) D1

LIBRE 9 (R6) 10 (M4) nSYNC

ADC1(0) 11 (T5) 12 (M3) ADC3(0)

ADC1(1) 13 (R5) 14 (L4) ADC3(1)

ADC1(2) 15 (C2) 16 (G3) ADC3(2)

ADC1(3) 17 (C1) 18 (K4) ADC3(3)

ADC1(4) 19 (B1) 20 (P9) ADC3(4)

ADC1(5) 21 (M7) 22 (M10) ADC3(5)

ADC1(6) 23 (F3) 24 (G4) ADC3(6)

ADC1(7) 25 (E3) 26 (F4) ADC3(7)

ADC1(8) 27 (G5) 28 (E4) ADC3(8)

ADC1(9) 29 (H4) 30 (H3) ADC3(9)

ADC1(10) 31 (J3) 32 (J4) ADC3(10)

ADC1(11) 33 (K5) 34 (K3) ADC3(11)

LIBRE 35 (L3) 36 JTAG INS.

JTAG TMS 37 (C13) 38 (C14) JTAG TCK

JTAG TDO 39 40 J7, PIN3

CLK_ADC: Señal de reloj generada en la FPGA y encargada de fijar la frecuencia de

muestreo de los conversores A/D. La frecuencia de trabajo se establece a 6.25 MHz.

ADC1: Entrada de 12 bits procedente del conversor A/D paralelo encargado de

muestrear la tensión vdc1.

Page 166: Tesis Master J Chavarria

Capitulo 4 Implementación del Inversor Multinivel y del Sistema de Control.

4-41

ADC3: Entrada de 12 bits procedente del conversor A/D paralelo encargado de

muestrear la tensión vdc2.

CLK_OUT, nSY&C: Salida de reloj y sincronismo hacia los dos convertidores D/A

serie. El driver de control fija la señal de reloj a 12 MHz.

D1, D2: Salidas de datos y control del convertidor D/A serie.

Puerto de expansión A2:

UTILIDAD PI& PI& UTILIDAD

GND 1 2 VU(+5)

3.3V 3 4 (E6) R2R(0)

LIBRE 5 (D5) 6 (C5) R2R(1)

CLK_ADC 7 (D6) 8 (C6) R2R(2)

LIBRE 9 (E7) 10 (C7) R2R(3)

ADC2(0) 11 (D7) 12 (C8) R2R(4)

ADC2(1) 13 (D8) 14 (C9) R2R(5)

ADC2(2) 15 (D10) 16 (A3) R2R(6)

ADC2(3) 17 (B4) 18 (A4) R2R(7)

ADC2(4) 19 (B5) 20 (A5) CS_B

ADC2(5) 21 (B6) 22 (B7) R2R(8)

ADC2(6) 23 (A7) 24 (B8) R2R(9)

ADC2(7) 25 (A8) 26 (A9) R2R(10)

ADC2(8) 27 (B10) 28 (A10) R2R(11)

ADC2(9) 29 (B11) 30 (B12) SW11

ADC2(10) 31 (A12) 32 (B13) SW10

ADC2(11) 33 (A13) 34 (B14) SW9

OSCILL.SOCK 35 (D9) 36 (B3) PROG_B

JTAG DONE 37 (R14) 38 (&9) INIT_B

JFPGA CCLK 39 (T15) 40 (M11) SW8

CLK_ADC: Señal de reloj generada en la FPGA y encargada de fijar la frecuencia de

muestreo de los conversores A/D. La frecuencia de trabajo se establece a 6.25 MHz.

ADC2: Entrada de 12 bits procedente del conversor A/D paralelo encargado de

muestrear la señal de error.

R2R: Salida paralela de 12 bits que se utiliza, junto con una matriz de resistencias en

configuración R2R, para monitorizar las señales internas de la FPGA. La mayoría de las

señales utilizadas en el código interno son de 12 bits y seleccionamos una u otra en

función de la codificación establecida por SW7 – SW3 vista anteriormente.

SW8: Interruptor adicional no utilizado.

SW9: Interruptor adicional no utilizado.

SW10: Interruptor adicional utilizado para fijar el ciclo de rotación de la modulación

PD. Si SW10 = ‘0’ la rotación se realiza en función del valor de K, mientras que si

Page 167: Tesis Master J Chavarria

Capitulo 4 Implementación del Inversor Multinivel y del Sistema de Control.

4-42

SW10 = ‘1’ la rotación se asigna al 50% de ciclos de portadora por etapa. (Solo

disponible cuando el multinivel tiene dos etapas).

SW11: Interruptor adicional utilizado para determinar la modulación utilizada. Si SW11

= ‘0’ estaremos utilizando la modulación PS y si SW11 = ‘1’ la modulación PD. (Solo

disponible cuando el multinivel tiene dos etapas).

Puerto de expansión B1:

UTILIDAD PI& PI& UTILIDAD

GND 1 2 VU(+5)

3.3V 3 4 (C10) GRID_CYCLE

FPGA RD_WR_B 5 (T3) 6 (E10) LIBRE

DVarG(11) 7 (&11) 8 (C11) Logic_out1

DVarG(10) 9 (P10) 10 (D11) CS_SADC

DVarG(9) 11 (R10) 12 (C12) D0_SADC

DVarG(8) 13 (T7) 14 (D12) D1_SADC

DVarG(7) 15 (R7) 16 (E11) CLK_SADC

DVarG(6) 17 (&6) 18 (B16) LIBRE

DVarG(5) 19 (M6) 20 (R3) CS_B

DVarG(4) 21 (C15) 22 (C16) LIBRE

DVarG(3) 23 (D15) 24 (D16) U_A_1

DVarG(2) 25 (E15) 26 (E16) U_A_2

DVarG(1) 27 (F15) 28 (G15) U_B_1

DVarG(0) 29 (G16) 30 (H15) U_B_2

CLK_DAC 31 (H16) 32 (J16) U_C_1

LIBRE 33 (K16) 34 (K15) U_C_2

RELAY_ON 35 (L15) 36 (B3) PROG_B

FPGA DONE 37 (R14) 38 (&9) INIT

FPGA CCLK 39 (T15) 40 (M11) SW8

CLK_DAC: Señal de reloj generada en la FPGA y encargada de fijar la frecuencia de

carga de los registros internos del multiplicador D/A AD7945. La frecuencia de trabajo

se establece a 50 Hz puesto que el valor de K debe actualizarse a cada periodo de red.

DVarG: Salida paralela de 12 bits que se corresponde con el valor de K. Estos 12 bits

se cargan al multiplicador cuando se produce el flanco de subida en la señal CLK_DAC.

RELAY_O&: Salida de control encargada de la activación y desactivación del contacto

situado en serie entre el convertidor y la red eléctrica.

GRID_CYCLE: Entrada procedente del circuito generador de pulsos para sincronismo

con la red visto en la figura 4.28.

LOGIC_OUT1: Salida destinada a monitorizar señales internas de un solo bit.

U_A_1: Salida de control de los Mosfets de la etapa 1. Esta señal se conecta

directamente a uno de los opto-acopladores y de allí al driver. Se encarga del control de

los Mosfets S1a y S2a.

Page 168: Tesis Master J Chavarria

Capitulo 4 Implementación del Inversor Multinivel y del Sistema de Control.

4-43

U_A_2: Salida de control de los Mosfets de la etapa 1. Esta señal se conecta

directamente a uno de los opto-acopladores y de allí al driver. Se encarga del control de

los Mosfets S3a y S4a.

U_B_1: Salida de control de los Mosfets de la etapa 1. Esta señal se conecta

directamente a uno de los opto-acopladores y de allí al driver. Se encarga del control de

los Mosfets S1b y S2b.

U_B_2: Salida de control de los Mosfets de la etapa 1. Esta señal se conecta

directamente a uno de los opto-acopladores y de allí al driver. Se encarga del control de

los Mosfets S3b y S4b.

U_C_1: Salida de control de los Mosfets de la etapa 1. Esta señal se conecta

directamente a uno de los opto-acopladores y de allí al driver. Se encarga del control de

los Mosfets S1c y S2c.

U_C_2: Salida de control de los Mosfets de la etapa 1. Esta señal se conecta

directamente a uno de los opto-acopladores y de allí al driver. Se encarga del control de

los Mosfets S3c y S4c.

CLK_SADC, CS_SADC: Salida de reloj y sincronismo hacia los dos convertidores

A/D serie. El reloj utilizado está configurado a 6.25 MHz.

D0_SADC: Entrada de datos serie procedente del convertidor A/D. Utilizada para

muestrear la tensión vdc3.

D1_SADC: Entrada de datos serie procedente del convertidor A/D. No utilizada.

Oscilador:

El reloj que se utiliza para la implementación del código de la FPGA tiene una

frecuencia de 50MHz y procede de un oscilador que va montado en la placa de

evaluación. Para poder acceder a él, debe definirse el pin T9 como entrada.

Esta señal de reloj se puede dividir y multiplicar con la ayuda de un módulo llamado

“Digital clock master” (DCM).

Conectores de configuración de la FPGA:

Otro aspecto importante para trabajar con la FPGA es la configuración que se debe

establecer en la tarjeta. Según el manual del fabricante se dispone de las siguientes

opciones:

Page 169: Tesis Master J Chavarria

Capitulo 4 Implementación del Inversor Multinivel y del Sistema de Control.

4-44

La configuración utilizada ha sido la de JTAG. De este modo, permite cargar el código

directamente desde el PC mediante el software Xillinx – ISE (Project navigator v10.1)

disponible en el laboratorio.

Figura 4.45. Conexionado del cable de programación por JTAG.

El cable utilizado para la programación va conectado al puerto paralelo del PC y al

conector J7 de la tarjeta.

Al no utilizar la memoria Flash se deberá configurar también el JP1 en la posición

tercera (Disable) de la siguiente tabla:

Page 170: Tesis Master J Chavarria

Capitulo 4 Implementación del Inversor Multinivel y del Sistema de Control.

4-45

Puerto de comunicaciones serie RS-232:

Figura 4.46. Comunicación entre el PC y la placa de evaluación a través del COM1.

Con la finalidad de emular el algoritmo de control MPPT, se ha optado por generar un

programa con Excel – Visual Basic que manda los valores de vdc* a través del puerto

serie de comunicaciones COM1. La placa de evaluación de la FPGA dispone de un

conector RS-232 que está directamente conectado con la FPGA.

Figura 4.47. Puerto RS-232 en la placa de evaluación.

Figura 4.48. Pantalla de control para la transmisión de datos entre PC - FPGA.

COM1: RS-232

Page 171: Tesis Master J Chavarria

Capitulo 4 Implementación del Inversor Multinivel y del Sistema de Control.

4-46

En la hoja de Excel aparecen diferentes conceptos:

Voltaje: Es el voltaje al que se debe posicionar la etapa del inversor multinivel.

Valor digital: Es el valor de voltaje debidamente escalado en función del código de la

FPGA. Es el valor que se envía a través del puerto RS-232.

Valor hexa: Es el valor de voltaje enviado a la FPGA y que se debe mostrar en los

indicadores de 7 segmentos.

Los botones de control tienen las siguientes funciones:

Vref_inversor_1: Envía el dato de voltaje e indica que se debe asignar a la etapa 1 del

inversor multinivel.

Vref_inversor_2: Envía el dato de voltaje e indica que se debe asignar a la etapa 2 del

inversor multinivel.

Vref_inversor_3: Envía el dato de voltaje e indica que se debe asignar a la etapa 3 del

inversor multinivel.

Sequence_start: Se van enviando los valores de voltaje y el valor que indica a que

etapa se debe asignar cada uno de ellos. Se puede fijar el intervalo de tiempo entre los

envíos de valores para evaluar el funcionamiento del inversor.

Para poder programar este panel de control ha sido necesario insertar el módulo

“Sicl32module.bas”. Este fichero contiene los drivers para poder configurar y

comunicar a través de los puertos del ordenador.

'---------------------------------------------------------------------------------------------------------- ' Copyright 1992-2002 Agilent Technologies, Inc. All Rights Reserved.

'

' This file defines constants, record types, and entry points

' for the Agilent Standard Instrument Control Library. You need to

' add this file to each Visual BASIC project that uses the

' Agilent Standard Instrument Control Library.

' Name of SICL DLL

'----------------------------------------------------------------------------------------------------------

La configuración de transmisión para comunicar con la FPGA es:

Call iserialctrl(intf, I_SERIAL_BAUD, 9600)

Call iserialctrl(intf, I_SERIAL_PARITY, 1) ‘ I_serial_par_even.

Call iserialctrl(intf, I_SERIAL_STOP, 1)

Call iserialctrl(intf, I_SERIAL_WIDTH, 8) ‘ I_serial_char_8.

Page 172: Tesis Master J Chavarria

Capitulo 4 Implementación del Inversor Multinivel y del Sistema de Control.

4-47

4.2.9. Configuración de la masa del sistema.

Un aspecto importante en la implementación de un inversor multinivel es la

configuración de las masas. El conexionado necesario para la topología utilizada se

muestra en el siguiente diagrama:

Figura 4.49. Configuración de las masas del sistema.

En primer lugar destacar que es necesario disponer de aislamiento galvánico entre el

sistema inversor y la red eléctrica. Este aspecto se debe considerar desde el punto de

vista de la normativa vigente. En la implementación se ha solucionado incluyendo el

transformador de salida.

El sistema de control es conveniente que esté separado del bloque de potencia. De este

modo se evita que cualquier fallo en la red o en las etapas de potencia pueda dañar los

circuitos de control. La interconexión entre el control y las etapas de potencia se

produce en dos puntos:

- Sensado de las variables de estado: se han utilizado sensores de efecto hall los

cuales ofrecen aislamiento galvánico.

- Acción de control: se aísla la salida de la FPGA de los drivers mediante el uso

de circuitos opto-acopladores.

- Alimentación: se han utilizado fuentes de alimentación independientes entre el

circuito de control y las etapas.

C

Solar Array

Simulator

Solar Array

Simulator

Solar Array

Simulator

A

B

C

A

B

ETAPA 3, drivers y

opto-acoplador

ETAPA 2, drivers y

optocoplador

ETAPA 1, drivers y

opto-acoplador

Sistema de control

Sensores con

aislamiento galvánico

(V, I)

Page 173: Tesis Master J Chavarria

Capitulo 4 Implementación del Inversor Multinivel y del Sistema de Control.

4-48

Cada etapa de potencia requiere de una masa independiente. Observando el circuito, se

puede ver con facilidad que la unión entre masas produce el cortocircuito de la salida de

los puentes. Así, si por ejemplo se une la masa A con la B, se está realizando un

cortocircuito en la salida de la etapa 2. Las alimentaciones de los drivers y opto-

acopladores deben realizarse con fuentes independientes o con aquellas que aseguren

aislamiento entre salidas.

4.2.10. Montaje hardware completo.

El montaje hardware completo, que se ha desarrollado en el laboratorio, se ilustra en las

siguientes imágenes donde se puede ver con detalle la ubicación de los diferentes

elementos.

Figura 4.50. Fotografía del inversor multinivel de tres etapas implementado en el laboratorio.

Page 174: Tesis Master J Chavarria

Capitulo 4 Implementación del Inversor Multinivel y del Sistema de Control.

4-49

4.3. Implementación del código de control en la FPGA.

La mayor parte del sistema de control se ha implementado en la FPGA mediante código

en VHDL. A continuación se detallan los diferentes bloques que forman el sistema de

control y se explican los más significativos para el funcionamiento del inversor

multinivel.

4.3.1. Diagrama de bloques del sistema de control.

En este apartado se presenta la estructura interna de la FPGA mediante diagramas de

bloques. Su diseño se desarrolla en los apartados posteriores.

Figura 4.51. FPGA: Generación de señales de reloj y control del relé.

Figura 4.52. FPGA: Adquisición de vdc y lazo de control externo.

50MHz 12.5MHz

Digital Clock

Master

Cristal 50 MHz

100MHz 200MHz

lock OR

BTN3

Reset

SW0

Power_on

End_grid_cycle

RELAY_ON

Control

del Relé AND

Power_on

Reset 12.5MHz

NOT

S

R

E

Detector

ciclo de red

Reset

GRID_CYCLE

12.5MHz

End_grid_cycle

CLK div

÷ 2

12.5MHz

6.25MHz

CLK_ADC CLK_SADC

ADC1 [11:0] vdc1 [11:0] ADC3 [11:0] vdc2 [11:0]

Serial ADC D0_SADC

vdc3 [11:0]

12.5MHz 6.5MHz

CS_SADC

Reset

Balance energético

etapa 3

vdc3 [11:0]

K3 [11:0]

Reset 12.5MHz End_grid_cycle

vdc3* [11:0]

Balance energético

etapa 1

K1 [11:0]

Reset 12.5MHz End_grid_cycle

vdc1 [11:0]

vdc1* [11:0]

K2 [11:0]

Balance energético

etapa 2

Reset 12.5MHz End_grid_cycle

vdc2 [11:0]

vdc2* [11:0]

Page 175: Tesis Master J Chavarria

Capitulo 4 Implementación del Inversor Multinivel y del Sistema de Control.

4-50

Figura 4.53. FPGA: Lazo de control interno.

Figura 4.54. FPGA: Obtención de la variable de escalado K.

Figura 4.55. FPGA: Bloque modulador y señales de control de los puentes.

Figura 4.56. FPGA: Comunicación serie con el PC.

25kHz

Control interno

PR

Reset

Error [11:0]

d [11:0]

CLK div

÷ 500

12.5MHz Reset

12.5MHz

vdcT [11:0]

ADC2 [11:0] Error [11:0] C.A.2

Sumador

vdcT [11:0]

vdc2 [11:0] vdc3 [11:0] vdc1 [11:0]

Sumador

K [11:0]

K2 [11:0] K3 [11:0] K1 [11:0]

DVarG [11:0]

Driver AD7945

12.5MHz Reset

End_grid_cycle

CLK_DAC

Modulador

K1 [11:0]

Portadoras [11:0]

12.5MHz Reset 200MHz

K2 [11:0]

K3 [11:0]

K [11:0]

d [11:0]

Ciclos trabajo K1,2,3·d

U_A_1 U_A_2

U_B_1 U_B_2

U_C_1 U_C_2

Comunicación

serie RS-232 RXD

Reset 50MHz

vdc1*

[11:4]

vdc2*

[11:4]

vdc3*

[11:4]

Page 176: Tesis Master J Chavarria

Capitulo 4 Implementación del Inversor Multinivel y del Sistema de Control.

4-51

Figura 4.57. FPGA: Visualización de señales.

Data1B [11:4]

Data1A [11:4]

SW3

SW4

SW5

SW6

SW7

Selector de

señal a

monitorizar

Señal interna FPGA

R2R [11:0]

Data2A [11:4]

Data2B [11:4]

Controlador

convertidor D/A serie “Pmod DA1”

(8 bits)

50MHz Reset

D1

D2

CLK_OUT

nSYNC

Visualizador

7 segmentos

Reset 12.5MHz

vdc2 [11:0]

vdc3 [11:0]

vdc1 [11:0]

SW1

SW2

A1

A2

A3

A4

CA

CB

CC

CD

CE

CF

CG

Page 177: Tesis Master J Chavarria

Capitulo 4 Implementación del Inversor Multinivel y del Sistema de Control.

4-52

4.3.2. Definición de los bloques del control.

4.3.2.1. Sistema de generación de las señales de reloj.

La generación de la señal de reloj se realiza a partir del cristal de cuarzo de 50 MHz

disponible en la placa de evaluación. Una vez dentro de la FPGA, se procesa mediante

el bloque de Xilinx llamado “Digital Clock Master (DCM)”:

Figura 4.58. Digital Clock Master (DCM).

Del conjunto de salidas disponibles, solamente se han utilizado las siguientes:

CLK0: Salida de 50 MHz en fase con la entrada (CLKIN) procedente del oscilador.

CLK2X: Salida a frecuencia doble que la entrada, es decir, 100 MHz. Solamente se ha

definido pero finalmente no se ha utilizado.

CLKFX: Salida del sintetizador digital de frecuencias interno. Se utiliza para conseguir

una señal de reloj de 200 MHz utilizada para la generación de las portadoras. La

frecuencia de esta señal está cercana a los límites de trabajo de la FPGA (280 MHz) y

ha sido necesario añadir “buffers” intermedios para restaurarla.

CLKDIV: Salida de reloj a (1/n)·CLK0. Siendo el valor de n = 4 y por tanto, el valor

de la frecuencia de 12.5MHz. Se utiliza para la mayoría de los bloques de código

generados.

LOCKED: Indica cuando la salida de reloj está estable y enganchada con el PLL

interno. Mientras esta salida no está activa, se mantiene el sistema de control en estado

de reset.

Para que el bloque funcione correctamente se han conectado las entradas PSINCDEC,

PSEN, PSCLK y RST a ‘0’. A la entrada CLKIN se introduce la señal procedente del

oscilador (pin T9) y la salida CLK0 se pasa por un buffer y se realimenta al pin de

entrada CLKFB.

Page 178: Tesis Master J Chavarria

Capitulo 4 Implementación del Inversor Multinivel y del Sistema de Control.

4-53

4.3.2.2. Detector de ciclo de red.

A partir de la señal de entrada “GRID_CYCLE”, se implementa una máquina de

estados bloque que genera un pulso de salida para cada ciclo de red.

Figura 4.59. Bloque VHDL para la detección de cada ciclo de red.

La señal “End_grid_cycle” sirve de sincronismo para otros bloques del sistema de

control.

4.3.2.3. Lazo de control externo.

Se diseña un fichero VHDL para implementar el modelo del lazo de control externo que

se ha utilizado en las simulaciones con Matlab/Simulink. Este fichero se diseña teniendo

en cuenta una sola etapa. De este modo, si se incrementa el número de etapas de

entrada, solamente hay que añadir un bloque adicional.

Figura 4.60. Bloque VHDL para el control del lazo externo de cada etapa.

Su función viene determinada por el diagrama que se ha visto en la figura 3.20 y que se

reescribe a continuación:

1

K1

[IC]-K-

Gamma1

z-Alfa1

z-1Add

-K-

0.5·C1.

-K-

0.5·C1

2

vdc1*

1

vdc1

Figura 4.61. Modelo del lazo externo de control para una etapa.

Balance energético

etapa 1

K1 [11:0]

Reset 12.5MHz End_grid_cycle

vdc1 [11:0]

vdc1* [11:0]

Detector ciclo de red

Reset

GRID_CYCLE

12.5MHz

End_grid_cycle

S0

S1

S2

GRID_CYCLE = 1

GRID_CYCLE = 0

End_grid_cycle = 1

End_grid_cycle = 0

End_grid_cycle = 0

Page 179: Tesis Master J Chavarria

Capitulo 4 Implementación del Inversor Multinivel y del Sistema de Control.

4-54

Si se desarrolla la función de transferencia de este conjunto, se obtiene:

2·2

dcsto vC

E = ; 2*

·2

dcsto vC

E = ; )()()(*zEzEzerrorE stostosto −=

)(

)()(

−==

z

z

zerrorE

zKzH

sto

αγ

La ganancia 0.5·C se ajusta en el exterior de la FPGA aprovechando el sensado y

escalado de las variables de estado, tal y como se ha comentado en el apartado 4.2.5.1.

Para implementar esta función de transferencia dentro de la FPGA, es necesario

convertirla en forma de ecuación en diferencias:

1

1

1

·1·

)(

)()(

−==

z

z

zerrorE

zKzH

sto

αγ →

11 )·()·(··)(·)( −− +−= zzKzzerrorEzerrorEzK stosto αγγ

)1()1(··)(·)( −+−−= nKnerrorEnerrorEnK stosto αγγ

Por tanto, dentro de la FPGA se debe elevar al cuadrado las entradas vdc y vdc*, calcular

el error entre ellas y aplicar la ecuación en diferencias anterior.

Los retardos en las muestras se consiguen mediante la inserción de registros (báscula

D). Su valor se actualiza a cada ciclo de red mediante la señal “End_grid_cycle”.

4.3.2.4. Lazo de control interno.

El lazo de control interno que se modela en Matlab/Simulink es:

1

d

error

Kp

Ganancia P

Ki.s

s +(100*pi)^22

Filtro resonante 50Hz

3vdc1

2

iLref

1iL

Figura 4.62. Modelado del lazo de control interno.

El cálculo del error se realiza mediante hardware externo a la FPGA y por tanto, el

código debe contemplar el ajuste de la ganancia proporcional, el diseño del filtro

resonante y el bloque divisor.

Page 180: Tesis Master J Chavarria

Capitulo 4 Implementación del Inversor Multinivel y del Sistema de Control.

4-55

Figura 4.63. Lazo de control interno.

La salida del lazo de control interno es el ciclo de trabajo (d).

4.3.2.4.1. Diseño del filtro resonante.

El filtro resonante se caracteriza por la función de transferencia:

22

·)(

g

i

s

sKsH

ω+=

Para poder realizar la implementación digital se aplica la transformada bilineal:

22

·)(

g

i

s

sKsH

ω+= ⇐

1

1·2

+

−=

z

z

Ts

++

−−

+

−=

2

2

2

2

22

2

2

4··2

4

2··

)(

ggg

ii

Tz

Tz

T

TKz

TK

zH

ωωω

Siguiendo la normalización que se detalla en [A.10]:

22

110

220

212

0

22

0

··

·

··

·

)(

)()(

−−

+−

−=

+−

−==

zbzbb

zaa

bzbzb

aza

zX

zYzH

siendo:

−=

+==

==

2

21

2

220

20

·28

4

g

g

i

Tb

Tbb

TKaa

ω

ω

25kHz

Control interno

PR

Reset

Error [11:0]

d [11:0]

CLK div

÷ 500

12.5MHz Reset

12.5MHz

vdcT [11:0]

Page 181: Tesis Master J Chavarria

Capitulo 4 Implementación del Inversor Multinivel y del Sistema de Control.

4-56

Para evitar el uso de decimales en la implementación del filtro dentro de la FPGA, se

aplica la siguiente normalización:

2_

21

_

1

_

0

2_

2

_

0

··

·

)(

)()(

−−

+−

−==

zbzbb

zaa

zX

zYzH

===

==

1

1

0

0

0

2_

2

0

0_

0

b

a

b

aa

b

aa

===

==

1

1

0

0

0

2_

2

0

0_

0

b

b

b

bb

b

bb

+

−==

)·4(

)··28(

22

22

0

1_

1T

T

b

bb

g

g

ω

ω

A partir de esta normalización y considerando Ki = 50000 (valor calculado en el

capítulo 3), se obtienen dos valores:

04·2··14

1 22

2

20

0 =+−→=

+

→=⇒ TKT

T

TK

b

aT ig

g

i

ω

ω

→ kHzfsT 2540 =→= µ

)·4(

)··28(

22

22

0

1_

1T

T

b

bb

g

g

ω

ω

+

−== → 99984.1

_

1 =b

La función de transferencia normalizada que se obtiene es:

21

2

·99984.11

1

)(

)()(

−−

+−

−==

zz

z

zX

zYzH

Nótese que solamente es necesario ajustar un valor decimal, siendo todos los demás

iguales a la unidad.

Para la implementación en la FPGA se debe representar esta función de transferencia en

forma de ecuación en diferencias:

)2()1(·99984.1)2()()(·99984.11

1

)(

)()(

21

2

−−−+−−=→+−

−==

−−

nynynxnxnyzz

z

zX

zYzH

Los retardos en las muestras se obtienen mediante registros (báscula D) que se

actualizan a una frecuencia de 25 kHz.

A continuación se compara el diagrama de bode del filtro en Laplace y del filtro

discretizado, verificando la correcta ubicación de la frecuencia de resonancia.

1·99984.1

1

)(

)()(

2

2

+−

−==

zz

z

zX

zYzH ⇔

22 )50··2(

·50000

)(

)()(

π+==s

s

sX

sYsH

Page 182: Tesis Master J Chavarria

Capitulo 4 Implementación del Inversor Multinivel y del Sistema de Control.

4-57

-50

0

50

100

150

Magnitu

de (

dB

)

System: H

Frequency (Hz): 50

Magnitude (dB): 104

100

101

102

103

-90

-45

0

45

90

Phase (

deg)

Bode Diagram

Frequency (Hz)

-50

0

50

100

150

Magnitu

de (

dB

) System: H

Frequency (Hz): 50.3

Magnitude (dB): 118

100

101

102

103

-90

-45

0

45

90

Phase (

deg)

Bode Diagram

Frequency (Hz)

(a) (b)

Figura 4.64. (a) Bode filtro en dominio de Laplaze, (b) bode filtro en dominio z.

Como mayor resolución se consigue en el ajuste del parámetro _

1b , mejor posicionada en

50Hz está la frecuencia de resonancia.

4.3.2.4.2. Diseño del divisor.

Para la implementación del bloque divisor se ha elegido una estructura asíncrona y

formada por puertas lógicas. La siguiente figura representa la célula básica (1 bit) que

constituye el divisor.

Figura 4.65. Célula básica del divisor.

En la figura anterior se pueden observar las siguientes entradas:

n_in: Bit del numerador.

d_in: Bit del denominador.

c_in: Bit del acarreo.

Page 183: Tesis Master J Chavarria

Capitulo 4 Implementación del Inversor Multinivel y del Sistema de Control.

4-58

p_in: Bit de mayor peso de las señales a dividir. Cambia la topología del divisor en

función de si hay que operar en complemento A2 o no.

Se ha implementado un bloque de nivel superior para poder definir el número de bits

que forman las señales a procesar y así, interconectar las celdas básicas del modo

apropiado.

Para mostrar el cálculo que se realiza con este circuito se detalla un ejemplo a partir de

una señal complementada A2:

Ecuación de conversión →( )

<≤+=⇒

≤≤=⇒

01 2)(·128)(

10 128)·()(

x(t)-nxnyB

x(t) nxnyA

La siguiente tabla muestra algunos ejemplos numéricos. Se han obtenido mediante la

simulación del bloque implementado utilizando el programa Modelsim SE 6.4A:

&umerador Denominador Salida divisor

Valor real Conversión Valor real Conversión Resultado Re-conversión.

0.0234 3 0.1172 15 25 0.1953

0.0234 3 0.8828 113 3 0.0234

0.5234 67 0.8828 113 75 0.5859

0.5859 75 0.9296 119 80 0.625

0.9296 119 0.9296 119 128 1

-0.0703 247 0.9296 119 246 -0.078

Tabla 4.10. Resultado de la simulación del bloque divisor con Modelsim SE 6.4A.

Observar que el resultado obtenido en la re-conversión, es el mismo que se obtiene

dividiendo los valores reales de numerador y denominador. El divisor funciona

correctamente.

Muestreo

y C.A.2

256

0

128

y(n)

t T

B

A

1

-1

x(t)

t T

A B

y1(n)

y2(n)

Resultado

Divisor

Page 184: Tesis Master J Chavarria

Capitulo 4 Implementación del Inversor Multinivel y del Sistema de Control.

4-59

4.3.2.5. Modulación.

Este bloque genera las señales de control de los Mosfets que forman las diferentes

etapas a partir de la comparación entre el ciclo de trabajo y las portadoras.

Figura 4.66. Bloque modulador.

A parte de las señales de control, permite enviar las portadoras y los ciclos de trabajo

escalados a los conversores D/A.

4.3.2.5.1. Modulación PS-PWM.

En el caso de la modulación PS-PWM, se realiza el escalado del ciclo de trabajo tal y

como se indica a continuación:

TK

Kdd 1

1 ·= TK

Kdd 2

2 ·= TK

Kdd 3

3 ·=

Para ello, se han utilizado tres divisores idénticos al que se ha presentado anteriormente.

La salida de cada divisor se desplaza para tener el ciclo de trabajo centrado entre [0,

4096] (señal 12 bits) y se compara con las portadoras.

La generación de las portadoras se realiza mediante la implementación de contadores –

descontadores que se actualizan mediante la señal de reloj de 200 MHz. Con tres etapas,

se debe añadir un desfase entre portadoras de 120º.

Figura 4.67. Portadoras para la modulación PS desfasadas 120º.

Modulador

K1 [11:0]

Portadoras [11:0]

12.5MHz Reset 200MHz

K2 [11:0]

K3 [11:0]

K [11:0]

d [11:0]

Ciclos trabajo K1,2,3·d

U_A_1 U_A_2

U_B_1 U_B_2

U_C_1 U_C_2

Page 185: Tesis Master J Chavarria

Capitulo 4 Implementación del Inversor Multinivel y del Sistema de Control.

4-60

Las portadoras se definen dentro del intervalo de [0, 4096] (12 bits), teniendo en cuenta

que los ciclos de trabajo de cada etapa quedan acotados entre [-1, 1] por la portadora.

Luego, el ciclo de trabajo total (d), tiene un valor igual a la suma de ciclos de trabajo

individuales. Además, hay que dejar un margen de seguridad para evitar la saturación de

la FPGA durante los transitorios.

Figura 4.68. Determinación del margen de trabajo de las portadoras.

La frecuencia de las portadoras se calcula a partir de la fórmula:

HzTdivA

fMHzclkclkportadora

portadora 1953110·5·5·1024·2

1

···2

19

200

===−

donde:

Aportadora = Amplitud de la portadora en niveles = 1024.

divclk = factor de escalado de la señal de reloj = 5.

Tclk200MHz = frecuencia del reloj = 5 ns.

4096

0

3072

512

512

dmáx

4096

0

1024

1536

1536

d1

4096

0

1024

1536

1536

d2

4096

0

1024

1536

1536

d2

Margen de seguridad

Page 186: Tesis Master J Chavarria

Capitulo 4 Implementación del Inversor Multinivel y del Sistema de Control.

4-61

4.3.2.5.2. Modulación PD-PWM.

En la modulación PD-PWM se calcula la asignación de tiempos en las portadoras, se

generan las portadoras desplazadas en tensión y se comparan con el ciclo de trabajo.

Para calcular la asignación de tiempos se debe calcular:

T

rotK

KTT 1

1 ·= T

rotK

KTT 2

2 ·= T

rotK

KTT 3

3 · =

La división se realiza utilizando el bloque divisor visto anteriormente, y se compara la

salida con una rampa de periodo Trot:

Figura 4.69. Cálculo de la asignación de tiempos de rotación.

El tiempo Trot se diseña para que sea igual a un número entero de ciclos de portadora,

considerándose en este trabajo igual a 42 ciclos. Además, solamente se puede rotar la

señal cuando se termina el ciclo de portadora.

Las portadoras se definen dentro del intervalo de [0, 4096] (12 bits), teniendo en cuenta

que el ciclo de trabajo queda acotado entre [-1, 1] por las portadoras. Además, hay que

dejar un margen de seguridad para evitar la saturación de la FPGA durante los

transitorios.

Figura 4.70. Determinación del margen de trabajo de las portadoras.

Margen de seguridad

4096

0

3072

512

512

dmáx

4096

0

Portadoras

512

512

512

512

512

512

512

512

Port 1

Port 1#

Port 2#

Port 3#

Port 2

Port 3

TK

K1 TK

KK 21 +

t T1 T2 T3

4096

0

Page 187: Tesis Master J Chavarria

Capitulo 4 Implementación del Inversor Multinivel y del Sistema de Control.

4-62

La generación de las portadoras se realiza mediante la implementación de contadores –

descontadores que se actualizan mediante la señal de reloj de 200 MHz.

La frecuencia de las portadoras se calcula a partir de la fórmula:

HzTdivA

fMHzclkclkportadora

portadora 1953110·5·10·512·2

1

···2

19

200

===−

donde:

Aportadora = Amplitud de la portadora en niveles = 512.

divclk = factor de escalado de la señal de reloj = 10.

Tclk200MHz = frecuencia del reloj = 5 ns.

La generación de las portadoras en la FPGA se muestra en la siguiente figura. En ella se

representan las portadoras 1#, 2# y 3#, junto con la triangular de rotación ajustada a 42

ciclos de portadora.

Figura 4.71. Muestra de tres de las portadoras y de la triangular de rotación.

4.3.2.6. Control de la utilidad para la conexión a red.

A partir de la problemática que se detalla en el apartado 4.2.5, se genera un bloque

interno en la FPGA que tiene la misión de conectar el relé justo en el instante en que

vg(t) = 0.

Figura 4.72. Control del relé.

End_grid_cycle

RELAY_ON

Control

del Relé AND

Power_on

Reset 12.5MHz

NOT

S

R

E

Page 188: Tesis Master J Chavarria

Capitulo 4 Implementación del Inversor Multinivel y del Sistema de Control.

4-63

Se implementa una bloque VHDL que detecta la activación del interruptor de

“Power_on” y lo sincroniza con la señal “End_grid_cycle”. Pasado un intervalo de

tiempo fijo, se genera la señal de activación del relé que, juntamente con el retardo de

conexión mecánico de 5 ms, hará que este se cierre justo en el siguiente paso por cero.

Durante este intervalo de espera, las salidas de control ya se activan. De este modo,

cuando se cierra el relé, la red no ve un cortocircuito, sino que ve los Mosfets en

conmutación.

La secuencia de arranque del sistema, asegurando que siempre arranca en vg(t) = 0, se

representa en la siguiente figura:

Figura 4.73. Secuencia de control del relé para eliminar picos de corriente en arranque.

4.3.2.7. Ajuste de la tensión de referencia.

El ajuste de la tensión de referencia se ha realizado mediante el envío del valor a través

del puerto de comunicaciones COM1. Para ello se ha implementado el protocolo de

comunicaciones RS-232 en un único sentido PC → FPGA.

La FPGA recibe el dato procedente del PC a través de la entrada T13 y se procesa

mediante el módulo “Rs232RefComp.vhd”. Este módulo se ha incluido dentro de uno

de nivel superior que permite asignar el valor recibido a la etapa del inversor multinivel

pertinente.

Orden Relé

ON/OFF

vg(t) ⇔ vH(t)

iL (t)

Inv. ON

Orden Relé

Cierre contacto

(5ms) → vg(t) = 0

Pico corriente 0A

Activación de la

conmutación de

los Mosfets

Page 189: Tesis Master J Chavarria

Capitulo 4 Implementación del Inversor Multinivel y del Sistema de Control.

4-64

Cada vez que se envía un nuevo valor de vdc*, se están enviando dos bytes, el primero

indica a que etapa corresponde el valor, y el segundo es el valor de la tensión de

referencia.

La recepción a través del puerto RS-232 sigue el siguiente diagrama de estados:

Figura 4.74. Maquina de estados para la recepción de datos a través de RS-232.

Los valores de tensión que se asignan a cada etapa quedan almacenados en un registro

hasta que se produce una nueva recepción.

Page 190: Tesis Master J Chavarria

Capitulo 4 Implementación del Inversor Multinivel y del Sistema de Control.

4-65

4.4. Presupuesto del montaje. A continuación se detallan los precios de los componentes necesarios para la implementación del inversor multinivel.

Descripción Precio (€) Cantidad Importe (€)Spartan-3 Starter Board 109.00 1 109.00Pmod-DA1 – Cuatro – 8-bit D/A 19.99 1 19.99Pmod-AD1 – Dos – 12-bit A/D 24.99 1 24.99Integrado AD9225 29.73 3 89.19Integrado AD7945 6.41 1 6.41Integrado TL072 0.38 6 2.28Integrado TL074 0.52 2 1.04Integrado LM311 0.59 1 0.59Integrado SN74HC125N 0.25 3 0.75Integrado SN74HC14 0.65 1 0.65Integrado HCPL-263 6.29 3 18.87Integrado IR21084 3.89 6 23.34Integrado SN74LS04 0.32 3 0.96Mosfet IRFP-240 3.62 12 43.44Regulador LM7805 0.36 4 1.44Regulador LM7905 0.57 1 0.57Sensor de corriente LTS15NP 17.05 1 17.05Sensor de tensión LV-25P 49.48 4 197.92Transistor BC547 0.05 1 0.05Relé OMRON G5LB-L4 10A 1.67 1 1.67Transformador Tecnotrafo TE 130VA 45 1 45Magneto-térmico 40A 29.97 1 29.97Inductor 950µH 4.5 1 4.5Condensador electrolítico 2200µF / 200V 8.75 3 26.25Condensador electrolítico 2200µF / 25V 1.94 5 9.7Condensador electrolítico 100µF / 25V 1.16 5 5.8Condensador electrolítico 47µF / 50V 0.59 6 3.54Condensador electrolítico 10µF / 25V 0.42 16 6.72Condensador tántalo 10µF / 35V 1.04 6 6.24Condensador tántalo 4.7µF / 35V 0.83 3 2.49Condensador poliéster 100nF / 100V 0.092 6 0.55Condensador poliéster 220nF / 100V 0.32 2 0.64Condensador X7R 100nF / 50V 0.2 69 13.80Potenciómetro multivuelta 100KΩ 2.06 3 6.18Potenciómetro multivuelta 25KΩ 1.31 1 1.31Potenciómetro multivuelta 20KΩ 1.31 7 9.17Potenciómetro multivuelta 10KΩ 1.31 6 7.86Potenciómetro multivuelta 500Ω 2.62 2 5.24Potenciómetro multivuelta 200Ω 2.04 3 6.12Resistencias 10KΩ / 5W 0.47 2 0.94

Page 191: Tesis Master J Chavarria

Capitulo 4 Implementación del Inversor Multinivel y del Sistema de Control.

4-66

Descripción Precio (€) Cantidad Importe (€)Resistencias 22KΩ / 5W 0.47 2 0.94Resistencias ½ W 0.059 15 0.87Resistencias ¼ W 0.042 28 1.18Resistencias chip 1608 0.02 70 1.40Diodo BAV21 0.052 6 0.31Bloque terminal, 4 vías. 2.9 7 20.30Bloque terminal, 4 vías 12ª. 3.56 6 21.36Bloque terminal, PCB, 5.08mm, 2 vías 0.48 14 6.72Bloque terminal, PCB, 5.08mm, 3 vías 0.75 8 6.00Zócalo DIL 8 vías. 0.67 10 6.70Zócalo DIL 14 vías. 0.94 15 14.10Zócalo DIL 20 vías. 1.08 1 1.08Zócalo DIL 28 vías. 1.64 3 4.92Adaptador, SOIC a DIL, 28 vías. 9.83 3 29.49Interruptor DIP de 6 vías 0.86 1 0.86Macho, 2 filas, acodado, 20 vías 0.87 6 5.22Macho, 2.54mm, 36 vías 1.09 3 3.27Macho, hembra, 2.54mm, 36 vías 2.15 3 6.45Heat Sink para TO-247 2.5 12 30Almohadilla protoboard, 100x160mm. 9.27 5 46.35Cableados 40.00Materiales varios (tornillos, anclajes, …) 30.00Soportes de madera 15.00(*) Precios según Farnell España y RS Amidata en fecha de la compra del material (año 2009). Importe: 1044.74 € 16% I.V.A.: 167.16 € Portes: 9.00 € Importe total: 1220.90 € Finalmente, el precio del material necesario para la implementación del inversor multinivel es de 1223 €. No se incluye en el presupuesto el material necesario para hacer pruebas preliminares ni el coste de los equipos de instrumentación utilizados para tomar las medidas (osciloscopio, fuentes de alimentación, emuladores de panel fotovoltaico).

Page 192: Tesis Master J Chavarria

Capítulo 5 __ Resultados Experimentales del Inversor Multinivel.

5-1

CAPÍTULO 5

Resultados Experimentales del

Inversor Multinivel.

Page 193: Tesis Master J Chavarria

Capítulo 5 __ Resultados Experimentales del Inversor Multinivel.

5-2

Page 194: Tesis Master J Chavarria

Capítulo 5 __ Resultados Experimentales del Inversor Multinivel.

5-3

Resumen

Este capítulo tiene la finalidad de validar el diseño descrito en capítulos anteriores

mediante la obtención de los resultados experimentales.

En primer lugar, se definen las curvas de los conjuntos fotovoltaicos y se calculan los

parámetros del control. Para ello, se tienen en cuenta las limitaciones impuestas por

los equipos de que se dispone en el laboratorio.

Una vez definido el entorno de trabajo y su configuración, se presentan los resultados

que se han obtenido en el laboratorio. Siguiendo la estructura del capítulo 3, se

presentan las formas de onda comparando la modulación PS-PWM con la PD-PWM.

Se valida el funcionamiento en arranque, en estado estacionario y la respuesta frente a

variaciones de las condiciones de trabajo.

Se verifican los puntos más relevantes:

- Extracción de la máxima energía posible de los paneles fotovoltaicos haciendo

que el inversor trabaje en el punto de máxima potencia de la curva del panel.

- Transferencia de la energía a la red eléctrica mediante inyección de corriente

con factor de potencia unitario.

- Funcionamiento de los inversores con distintas condiciones de irradiancia y

puntos de trabajo diferentes al de máxima potencia.

Page 195: Tesis Master J Chavarria

Capítulo 5 __ Resultados Experimentales del Inversor Multinivel.

5-4

5.1. Configuración del inversor multinivel.

5.1.1. Definición de los conjuntos fotovoltaicos.

Para validar el funcionamiento del inversor multinivel implementado en el laboratorio,

es necesario definir las curvas de los conjuntos fotovoltaicos. Los valores de estas

curvas son los que se van a transferir a los emuladores.

0 5 10 15 20 25 30 350

0.5

1

1.5

2

2.5

3

X: 25.2

Y: 2.32

IPV

[A

]

VPV [V]

X: 24.7

Y: 1.865

X: 24

Y: 1.159

Irr 1000

Irr 800

Irr 500

0 5 10 15 20 25 30 350

10

20

30

40

50

60

70

X: 25.2

Y: 58.48

Pote

ncia

[W

]

VPV [V]

X: 24.7

Y: 46.06

X: 24

Y: 27.82

Irr 1000

Irr 800

Irr 500

Figura 5.1. Variación del punto de máxima potencia en función de la irradiancia.

Quedando la tabla de resumen de valores como:

Irradiancia [W/m2] T [ºK] Voc [V] Isc [A] Vmp [V] Imp [A] Pmp [W]

1000

300 30 2.5 25.2 2.32 58.46

800 300 29.5 2 24.7 1.86 45.94

500 300 28.8 1.25 24 1.16 27.84

Tabla 5.1. Valores significativos de las curvas de los conjuntos fotovoltaicos.

Teniendo en cuenta que los conjuntos fotovoltaicos de las tres etapas son iguales, la

potencia máxima que se puede transferir a la red es:

WPPmWmpmpT 38.175·3

)/1000( 2 ==

5.1.2. Definición de los parámetros de los controladores.

Siguiendo la metodología de diseño que se ha planteado en 3.2.1, se debe fijar el

margen de trabajo de cada etapa y asegurar la estabilidad del sistema mediante el diseño

de los parámetros de los controladores.

Considerando los tres conjuntos de paneles idénticos, la tensión mínima que se puede

aplicar en la entrada de cada etapa es:

( ) 06066.4630·22·33/1000·22

min <−=−=−= mWVAv ocgdc → 0min =dcv

Page 196: Tesis Master J Chavarria

Capítulo 5 __ Resultados Experimentales del Inversor Multinivel.

5-5

Recordar que la tensión en el primario del transformador es de 33VRMS.

A partir del resultado obtenido, puede parecer que se han dimensionado los conjuntos

fotovoltaicos a un valor demasiado elevado, pues con dos etapas ya se alcanza una

tensión superior a la de vg. Sin embargo, hay que tener en cuenta que se quiere trabajar

en el punto de máxima potencia, que habrá rizado sobre la tensión de los condensadores

y que la tensión en el primario del transformador aumentará ligeramente en función de

la corriente inyectada. Este último aspecto se debe a la resistencia parásita del devanado

del transformador.

A partir de la ecuación anterior, el margen de estabilidad debería abarcar toda la curva

de funcionamiento de los paneles. Sin embargo, la condición de diseño del controlador

(m < 1) limita la zona de trabajo.

Figura 5.2. Definición del margen de trabajo en función de m.

Una vez evaluada la variación del parámetro m en función de la tensión vpv, se observa

que la tensión mínima disponible para que el controlador sea estable es de 22.35 V.

Los parámetros del controlador en función del margen máximo de m son:

Condición 1 1<im

Condición 2 1<iα ; 0<iγ

Condición 3 )1·(·

)2·(42

igg

ii

TA

m

αγ

+

−>

Condición 4 ggi

ii

TA

m

··

·22α

γ−

<

Tabla 5.2. Condiciones de diseño.

Se toma el valor de αi = 0.875 para minimizar el efecto desestabilizador del integrador y

luego se calcula el valor de γi para mi = 0.9 asegurando así la condición de mi < 1.

0 5 10 15 20 25 30 35-20

-15

-10

-5

0

5

10

m [

Js-1

]

VPV [V]

X: 22.35

Y: 1.001

1000W/m2 & 27ºC

Margen de

funcionamiento

1·ˆ

−=

z

zG i

iCi

αγ

Page 197: Tesis Master J Chavarria

Capítulo 5 __ Resultados Experimentales del Inversor Multinivel.

5-6

ggi

ii

igg

i

TA

m

TA

m

··

·2

)1·(·

)2·(422 α

γα

−<<

+

Los valores a tener en cuenta para el cálculo de la inecuación son:

VVAg 66.462·33 == ; 1·9.0 −= sJmi ; 875.0=iα ; sec02.0=gT ;

Como resultado se obtiene:

04724.005389.0 −<<− iγ ⇒ Valor intermedio: 05.0−=iγ

De todo el rango de valores de γ que aseguran la estabilidad en el margen de

funcionamiento, nos quedamos con el valor intermedio.

Para validar el margen de estabilidad, se traza el lugar geométrico de las raíces en

función del parámetro m.

-1 -0.8 -0.6 -0.4 -0.2 0 0.2 0.4 0.6 0.8 1

-1

-0.8

-0.6

-0.4

-0.2

0

0.2

0.4

0.6

0.8

1

0.3π/T

0.4π/T0.5π/T

0.6π/T

0.7π/T

0.8π/T

0.9π/T

π/T

0.1

0.2

0.3

0.40.5

0.60.70.8

0.9

0.1π/T

0.2π/T

0.3π/T

0.4π/T0.5π/T

0.6π/T

0.7π/T

0.8π/T

0.9π/T

π/T

0.1π/T

0.2π/T

System: sys

Gain: 0.953

Pole: -0.447 + 0.896i

Damping: -0.000653

Overshoot (%): 100

Frequency (rad/sec): 102

System: sys

Gain: 0.655

Pole: 0.338

Damping: 1

Overshoot (%): 0

Frequency (rad/sec): 54.2

Root Locus

Real Axis

Imagin

ary

Axis

Figura 5.3. Lugar geométrico de las raíces sobre el plano z.

A partir de la figura se concluye que, la tensión mínima que se puede alcanzar en la

entrada de las etapas del inversor multinivel es de 22.59V (m = 0.953) para una

irradiancia de 1000 W/m2.

Hay que tener en cuenta que para irradiancias diferentes, el valor de tensión mínima en

la entrada varía, pues la relación entre el parámetro m y la tensión vpv varía con la

irradiancia. Los valores mínimos de vpv para los que se puede asegurar la estabilidad

son:

Page 198: Tesis Master J Chavarria

Capítulo 5 __ Resultados Experimentales del Inversor Multinivel.

5-7

5.14953.0 :/500

92.20953.0 :/800

59.22953.0 :/1000

min2

min2

min2

=→=

=→=

=→=

VvmmW

VvmmW

VvmmW

dc

dc

dc

Se puede generar una tabla que relacione el margen de m con el margen de tensión para

las diferentes irradiancias, al mismo tiempo que se indica el tipo de respuesta transitoria

esperada.

Respuesta en función de m. 1000 W/m2 800 W/m2

500 W/m2

]655.0 ,06.17[−=m →Sobreamortiguado. 30V↔ 23.7V 29.5V↔ 22.8V 28.8V↔ 19.6V

]953.0 ,655.0(=m →Subamortiguado. 23.7V↔ 22.6V 22.8V↔ 20.9V 19.6V↔ 14.5V

) ,953.0( ∞=m → Inestable. 22.6V↔ 0V 20.9V↔ 0V 14.5V↔ 0V

Tabla 5.3. Respuesta transitoria en función de m y vdc.

Una vez diseñado el controlador del lazo externo, y teniendo en cuenta que el control

del lazo interno es el mismo que se ha desarrollado en 3.1.2, se pueden resumir todos

los valores de los parámetros:

Tensión de red: ( ) ( ) .02.0 ;50·2sin233sin segT·t·π·· ·tω·Av gggg ===

Elementos reactivos: .2200 ;950 FCHL µµ ==

Control lazo externo: .050 ;8750 .-γ.α ==

Control lazo interno: 50000 ;140 == ip KK

Frecuencia portadoras PS y PD: Hzf portadora 19531=

Habiendo fijados los valores de los parámetros se prosigue con la evaluación de los

resultados obtenidos en el laboratorio. Su presentación se realiza siguiendo la misma

estructura que en el capítulo 3:

Resultados experimentales

PS-PWM

Resultados experimentales

PD-PWM

Page 199: Tesis Master J Chavarria

Capítulo 5 __ Resultados Experimentales del Inversor Multinivel.

5-8

5.2. Resultados experimentales.

En los resultados experimentales que se muestran a continuación se compara la

modulación PS-PWM con la modulación PD-PWM. Los resultados de laboratorio en

algunos casos no coinciden exactamente con los que se esperan a partir de las

simulaciones, pues en la simulación no se han tenido en cuenta las pérdidas, tolerancias

y otros factores que pueden modificar ligeramente el comportamiento del sistema

inversor.

5.2.1. Arranque del sistema.

El arranque del sistema se realiza al activar el interruptor SW0 (ver apartado 4.2.7).

Para ello es necesario que se cumpla la siguiente condición inicial:

- Emuladores panel fotovoltaico en funcionamiento.

- Fuentes de alimentación de los circuitos activadas.

- Condensadores de entrada cargados a Voc.

- Relé abierto.

- Inversor conectado a la red (primario del transformador).

- Generación de las portadoras en la FPGA activada.

Se fijan las curvas de los conjuntos fotovoltaicos considerando una irradiancia uniforme

de 1000 W/m2 y las tensiones de referencia para que se trabajar en el punto de máxima

potencia:

2

321 /1000 mWIrradIrradIrrad ===

Vvvv dcdcdc 25*

3

*

2

*

1 ===

La evolución de la corriente y las tensiones que se obtiene es la siguiente:

Figura 5.4. Evolución de la corriente (iL) y las tensiones (vdci) en arranque.

Las tensiones de entrada de las tres etapas se posicionan en 25V tal y como determina la

referencia fijada. Para este valor se obtiene una respuesta transitoria sobreamortiguada.

vdc1

vdc2

vdc3

iL

vdc1

vdc2

vdc3

iL

Page 200: Tesis Master J Chavarria

Capítulo 5 __ Resultados Experimentales del Inversor Multinivel.

5-9

La envolvente de la corriente sigue la forma fijada por la variable de escalado (K):

Figura 5.5. Evolución de la corriente (iL) y de la variable de escalado (K).

El tiempo que tarda la corriente en alcanzar el régimen permanente es el mismo en

ambas modulaciones y de aproximadamente 2 segundos.

Figura 5.6. Evolución de la corriente (iL) y de la variable de escalado (K).

El valor de K, que se obtiene teniendo en cuenta el escalado de la conversión D/A, es de

0.116. El valor teórico esperado es:

161.066.46

38.175·2·2

22

)/1000( 2

===g

mWmp

A

PK

La diferencia entre el valor teórico y el obtenido en el laboratorio es debida a dos

motivos:

- Las pérdidas del inversor multinivel.

- La resistencia interna del transformador que produce un incremento de la tensión

Ag a medida que la corriente inyectada es mayor.

(*) La diferencia que se observa en el escalado de la variable K entre la figura 5.5 y la figura 5.6, es debida a que se ha tomado la

medida utilizando un convertidor D/A diferente. En el primero la escala de salida es de 3V y en el segundo caso es sobre 5V.

K

iL

K

iL

Salida R2R(*) Salida R2R(*)

K1

K2

K3

K

K1

K2

K3

K

Salida DAC serie(*) Salida DAC serie(*)

Page 201: Tesis Master J Chavarria

Capítulo 5 __ Resultados Experimentales del Inversor Multinivel.

5-10

Teniendo en cuenta estos efectos, se puede modificar la fórmula anterior como:

1159.0)2·85.35(

85.0·38.175·2··2

22

)/1000( 2

===g

mWmp

A

PK

η

Que es exactamente el valor obtenido en el laboratorio.

Mencionar que el valor de K se corresponde con la suma de K1, K2 y K3.

El valor de la tensión en el primario del transformador se ha medido en régimen

estacionario, tal y como se muestra en el siguiente apartado.

La actualización de la variable K solamente se puede realizar una vez en cada periodo

de red. De este modo se garantiza que la forma de onda de la corriente es sinusoidal. La

siguiente figura muestra el detalle de la evolución de K y verifica el correcto

funcionamiento.

Figura 5.7. Actualización del valor de la variable K en cada ciclo de red (0.02 seg).

K1

K2

K3

K

Page 202: Tesis Master J Chavarria

Capítulo 5 __ Resultados Experimentales del Inversor Multinivel.

5-11

5.2.2. Funcionamiento en régimen estacionario.

Pasados dos segundos desde el momento de arranque, las variables del sistema se

estabilizan y se mantienen constantes mientas no se produzcan variaciones externas.

Las condiciones que se han fijado para realizar las mediciones son:

Irradiancia [W/m2] Tensión de referencia [V]

Irrad1 Irrad2 Irrad3 vdc1* vdc2

* vdc3*

1000 1000 1000 25 25 25

Tabla 5.4. Condiciones de trabajo.

Una de las condiciones imprescindibles para validar el funcionamiento es que la

corriente inyectada (iL) debe estar en fase con la tensión de red (vg). Esta condición se

valida en la siguiente figura.

Figura 5.8. Desfase entre la tensión de red (vg) y la corriente de salida (iL).

La corriente está en fase con la tensión de red gracias a la acción proporcional

resonante.

Al mismo tiempo que se muestra el desfase entre ambas formas de onda, se aprovecha

para medir su amplitud:

Modulación PS:

Medida Potencia [W] Rendimiento [%]

P. salida iLRMS [A] 3.908

141.23

85.47

vgRMS [V] 36.14

P. entrada

ipv1 [A] 2.197

165.24

ipv2 [A] 2.138

ipv3 [A] 2.165

vpv1 [V] 25.14

vpv2 [V] 25.32

vpv3 [V] 25.81

Tabla 5.5. Cálculo del rendimiento del inversor multinivel (modulación PS-PWM).

vg

iL

vg

iL

Page 203: Tesis Master J Chavarria

Capítulo 5 __ Resultados Experimentales del Inversor Multinivel.

5-12

Modulación PD:

Medida Potencia [W] Rendimiento [%]

P. salida iLRMS [A] 3.974

142.46

86.18

vgRMS [V] 35.85

P. entrada

ipv1 [A] 2.13

165.29

ipv2 [A] 2.19

ipv3 [A] 2.17

vpv1 [V] 25.83

vpv2 [V] 24.95

vpv3 [V] 25.64

Tabla 5.6. Cálculo del rendimiento del inversor multinivel (modulación PD-PWM).

La medida de las tensiones y corrientes de entrada se realiza tomando la medida

instantánea de la salida del emulador de panel fotovoltaico. Se efectúan 20 capturas

consecutivas a través del puerto GPIB y se calcula la mediana.

Las tensiones de entrada de las diferentes etapas deben estar situadas al valor

determinado por la tensión de salida de cada MPPT. En este caso todas las tensiones de

referencia son iguales y de valor 25V.

Figura 5.9. Tensión en los condensadores de entrada (vdc1,2,3) y corriente de salida (iL).

Figura 5.10. Ampliación de la tensión en los condensadores de entrada (vdc1,2,3).

vdc1

vdc2

vdc3

vdc1

vdc2

vdc3

vdc1 vdc2 vdc3 iL vdc1 vdc2 vdc3 iL

Page 204: Tesis Master J Chavarria

Capítulo 5 __ Resultados Experimentales del Inversor Multinivel.

5-13

Las tensiones de entrada presentan un rizado sinusoidal de frecuencia 100 Hz. En el

caso de la modulación PD-PWM, la forma de onda sinusoidal no es perfecta, y aparece

una ligera deformación debida a la rotación de portadoras.

En el apartado anterior se ha visto que las variables de escalado K1, K2 y K3, para

condiciones iguales en todas las etapas, convergen a un mismo valor. De ser así, se

espera que los ciclos de trabajo individuales de cada etapa (PS) y los tiempos de

asignación de portadoras (PD) sean iguales. Este aspecto se verifica en la siguiente

figura.

Figura 5.11. Ciclos de trabajo (PS) y asignación temporal de portadoras (PD).

Modulación PS:

Mediante el conversor D/A serie se monitoriza la relación entre el ciclo de trabajo d, los

ciclos de trabajo individuales d1, d2 y d3, y las portadoras. Se obtiene:

=+=

=+=

=+=

=+=

],7250 ,275.4[5.255.3

].9051 ,095.3[5.219.1

].9101 ,090.3[5.218.1

]8651 ,135.3[5.227.1

3

2

1

VVVVd

VVVVd

VVVVd

V.VVVd

RMSpp

RMSpp

RMSpp

RMSpp

Modulación PD:

Figura 5.12. Asignación temporal de portadoras (PD).

d1

d2

d3

d

Prot1

Prot2

Prot3

iL

rotT

1T 2T 3T

Portadoras

1.31Vpp + 2.5VRMS (offset)

[3.155V, 1.845V]

Page 205: Tesis Master J Chavarria

Capítulo 5 __ Resultados Experimentales del Inversor Multinivel.

5-14

El tiempo de rotación Trot equivale a 42 ciclos de portadora (múltiplo de 3 etapas).

Cuando las condiciones de las tres etapas son iguales, los ciclos de portadora se reparten

equitativamente. En la figura anterior se observa que se están asignando 14 ciclos de

portadora para cada etapa.

Siguiendo con la validación del prototipo, se presenta la salida del inversor multinivel y

la corriente inyectada superpuesta, observándose que están en fase.

Figura 5.13. Tensión multinivel (vHT) y corriente de salida (iL).

En ambos casos se obtienen los 7 niveles de tensión quedando totalmente definida la

acción multinivel.

Si se compara con detalle la modulación PS con la PD, se observa que en el segundo

caso, la forma de onda no es totalmente uniforme. Aparecen pequeñas ondulaciones

debidas a la rotación.

Figura 5.14. Detalle comparativo de la tensión multinivel (vHT) entre PS y PD.

En cada uno de los niveles se observa el rizado de 100Hz presente en las tensiones de

entrada (vdc1,2,3).

vHT

iL

vHT

iL

vHT

iL

vHT

iL

Page 206: Tesis Master J Chavarria

Capítulo 5 __ Resultados Experimentales del Inversor Multinivel.

5-15

En este punto, se puede resaltar un caso particular que se da en el funcionamiento del

inversor multinivel de dos etapas de entrada. La tensión vHT tiene un comportamiento

distinto entre modulación PS y PD:

Figura 5.15. Detalle comparativo de la tensión multinivel (vHT) entre PS y PD con dos etapas de

entrada.

En la modulación PD se observan los 5 niveles, pero en el caso de PS solamente se

observan tres. Cuando se dispone de dos etapas, las portadoras en PS están desfasadas

180º y las acciones de control se superponen (siempre y cuando las dos etapas sean

iguales y estén en las mismas condiciones de trabajo).

(*) Condiciones de trabajo para dos etapas:

Paneles → 1000W/m2; Voc = 45V; Isc = 2.5A; Vmp = 37.8V; Imp = 2.32A

Punto de trabajo en máxima potencia: vdc1* = vdc2

* = 37.8V.

Una vez descrito el funcionamiento general del inversor multinivel en régimen

estacionario, hay que analizar la forma de onda de la corriente inyectada. Para ello se

representa el rizado de conmutación y el espectro.

Figura 5.16. Corriente de salida (iL) y ampliación para observar el rizado de conmutación.

Prácticamente no se observa rizado de conmutación. Es necesario ampliar la zona de

interés para poder apreciar las conmutaciones.

vHT

iL

vHT

iL

iL iL

Page 207: Tesis Master J Chavarria

Capítulo 5 __ Resultados Experimentales del Inversor Multinivel.

5-16

Figura 5.17. Ampliación de la corriente de salida (iL) para observar el rizado de conmutación.

Según la modulación utilizada se consigue un rizado de conmutación distinto:

portadorarizadoL

portadorarizadoL

fHzfmAPWMPDi

fHzfmAPWMPSi

≈=→=−∆

≈=→=−∆

1959277.596)(

·3584935.437)(

La modulación PS presenta un rizado de conmutación menor y de mayor frecuencia.

Por tanto, tiene unas condiciones mejores si se pretende añadir elementos de filtrado en

la salida.

El espectro de la corriente en función de la modulación es:

Modulación PS:

Figura 5.18. Espectro de la corriente de salida (iL) con modulación PS-PWM.

50Hz, 15dBA

58.67kHz, -36.59dBA

117.16kHz, -38.72dBA

175.86kHz, -55.2dBA

234.62kHz, -58.4dBA

Page 208: Tesis Master J Chavarria

Capítulo 5 __ Resultados Experimentales del Inversor Multinivel.

5-17

Los armónicos se encuentran situados en múltiplos del triple de la frecuencia de

conmutación (3·fportadora), siendo fportadora = 19531 Hz.

Modulación PD:

Figura 5.19. Espectro de la corriente de salida (iL) con modulación PD-PWM.

Los armónicos se encuentran situados en múltiplos de la frecuencia de las portadoras,

siendo fportadora = 19531 Hz.

Las medidas mostradas anteriormente han sido procesadas mediante el programa

“XViewer” de Yokogawa.

A parte de la comparativa entre espectros de la corriente de salida (iL), también es

interesante evaluar el espectro de la tensión multinivel (vHT) para las dos modulaciones.

En las siguientes figuras se muestra que los armónicos de mayor nivel se sitúan en las

mismas frecuencias que en la corriente inyectada. Sin embargo, se pueden observar

rallas espectrales para todos los múltiplos de la frecuencia de portadora.

50Hz, 15.1dBA

19.45kHz, -23.8dBA

38.81kHz, -43.69dBA

58.51kHz, -42.57dBA

78.23kHz, -50.8dBA

Page 209: Tesis Master J Chavarria

Capítulo 5 __ Resultados Experimentales del Inversor Multinivel.

5-18

Modulación PS:

Figura 5.20. Espectro de la tensión multinivel (vHT) con modulación PS-PWM.

Modulación PD:

Figura 5.21. Espectro de la tensión multinivel (vHT) con modulación PD-PWM.

El espectro de la modulación PS-PWM tiene mayor número de armónicos que el de la

modulación PD-PWM. Sin embargo, su frecuencia es mayor y se pueden filtrar mejor.

50Hz, 34.68dBV

58.67kHz, 9.15dBV

117.16kHz, 13.4dBV

175.86kHz, -1.2dBV

234.62kHz, -1.17dBV

50Hz, 34.37dBV

19.5kHz, 15.33dBV

38.61kHz, 4.34dBV

58.51kHz, 5.14dBV

78.11kHz, -2.89dBV

Page 210: Tesis Master J Chavarria

Capítulo 5 __ Resultados Experimentales del Inversor Multinivel.

5-19

Para finalizar el estudio, se muestra una captura donde se representan las acciones de

control U_A_2, U_B_2, U_C_2 de cada puente y la tensión multinivel vHT.

Figura 5.22. Acción de control de los puentes y tensión multinivel (vHT).

La modulación PD tiene menor número de conmutaciones por ciclo de red, permitiendo

reducir el estrés en los componentes y las pérdidas por conmutación.

Habiendo evaluado las variables más importantes del inversor multinivel, se propone

modificar las condiciones de trabajo para validar el comportamiento del sistema. Para

ello, se modifican los puntos de trabajo y se observa si el régimen estacionario

alcanzado es el correcto.

5.2.2.1. Variación de la irradiancia.

Se modifica la irradiancia de los conjuntos fotovoltaicos y se posiciona la tensión de

cada etapa para que trabaje en el punto de máxima potencia.

Condición de trabajo 1:

Irradiancia [W/m2] Tensión de referencia [V]

Irrad1 Irrad2 Irrad3 vdc1* vdc2

* vdc3*

1000 800 500 25.2 24.7 24

Tabla 5.7. Condiciones de trabajo.

La potencia teórica que se transfiere a la red en estas condiciones es:

WWWWPPPPmWmpmWmpmWmpmpT 24.13284.2794.4546.58

)/500()/800()/1000( 222 =++=++=

En la siguiente figura puede analizar la potencia real que se transfiere a la red, así como

la condición de tener en fase la tensión de la red (vg) y la corriente de salida (iL).

U_A_2

U_B_2

U_C_2

vHT

U_A_2

U_B_2

U_C_2

vHT

Page 211: Tesis Master J Chavarria

Capítulo 5 __ Resultados Experimentales del Inversor Multinivel.

5-20

Figura 5.23. Tensión de red (vg) y corriente de salida (iL).

Tomando las medidas de tensión y corriente de entrada a través del puerto GPIB y

analizando la forma de onda capturada con el osciloscopio, se puede calcular el

rendimiento del sistema en estas condiciones.

Modulación PS:

Medida Potencia [W] Rendimiento [%]

P. salida iLRMS [A] 3.095

109.93

86.03

vgRMS [V] 35.52

P. entrada

ipv1 [A] 2.27

127.78

ipv2 [A] 1.78

ipv3 [A] 1.05

vpv1 [V] 25.66

vpv2 [V] 24.79

vpv3 [V] 24.2

Tabla 5.8. Cálculo del rendimiento del inversor multinivel (modulación PS-PWM).

Modulación PD:

Medida Potencia [W] Rendimiento [%]

P. salida iLRMS [A] 3.176

111.6

87.28

vgRMS [V] 35.14

P. entrada

ipv1 [A] 2.25

127.86

ipv2 [A] 1.77

ipv3 [A] 1.1

vpv1 [V] 25.41

vpv2 [V] 24.93

vpv3 [V] 24.15

Tabla 5.9. Cálculo del rendimiento del inversor multinivel (modulación PD-PWM).

El rendimiento obtenido es ligeramente mayor en el caso de la modulación PD.

vg

iL

vg

iL

Page 212: Tesis Master J Chavarria

Capítulo 5 __ Resultados Experimentales del Inversor Multinivel.

5-21

Las tensiones de entrada de las diferentes etapas deben estar posicionadas al valor fijado

por la tensión de salida de cada MPPT.

Figura 5.24. Tensión en los condensadores de entrada (vdc1,2,3) y corriente de salida (iL).

Figura 5.25. Ampliación de la tensión en los condensadores de entrada (vdc1,2,3).

A medida que se reduce la potencia de entrada de una etapa, disminuye el rizado sobre

la tensión del condensador. Mediante el sistema de control diseñado, se consigue

independencia de funcionamiento entre etapas de entrada.

Seguidamente se muestran los valores que alcanzan las variables de escalado K1, K2 y

K3 y se relacionan con los ciclos de trabajo individuales (PS) y los tiempos de

asignación de portadoras (PD).

Teniendo en cuenta que cada etapa tiene una condición de funcionamiento diferente, es

de esperar que cada variable de escalado alcance un valor en estado estacionario

distinto.

vdc1 vdc2 vdc3 iL vdc1 vdc2 vdc3 iL

vdc1

vdc2

vdc3

vdc1

vdc2

vdc3

Page 213: Tesis Master J Chavarria

Capítulo 5 __ Resultados Experimentales del Inversor Multinivel.

5-22

Figura 5.26. Variables de escalado.

El valor de las variables de escalado es distinto en función de la modulación. Sin

embargo, la suma de ellas da el mismo valor, ya que la corriente inyectada es la misma

en un caso que en el otro y por tanto, K es igual en ambas modulaciones.

PS-PWM: PD-PWM

0180.041969.0

0288.067031.0

0409.095094.0

0877.00409.2

3/3

2/2

1/1

/

=→=

=→=

=→=

=→=

KK

KK

KK

KK

DoutA

DoutA

DoutA

DoutA

0198.046114.0

0146.033893.0

0571.032950.1

0915.012920.2

3/3

2/2

1/1

/

=→=

=→=

=→=

=→=

KK

KK

KK

KK

DoutA

DoutA

DoutA

DoutA

(*) Escalado del conversor D/A serie para el valor de K = 0.04296.

Siendo el valor de K teórico esperado:

PS-PWM→ 087.0)2·52.35(

86.0·78.127·2··2

22

)(===

g

entradamp

A

PK

η

PS-PWM→ 09.0)2·14.35(

87.0·86.127·2··2

22

)(===

g

entradamp

A

PK

η

El valor teórico esperado se corresponde con el obtenido monitorizando las variables

internas de la FPGA.

Con estos valores se puede estimar el valor que han de tener los tiempos de asignación

de portadoras (ciclos de portadora):

( )( )( ) ciclosmsKKTT

ciclosmsKKTT

ciclosmsKKTT

T

rot

rot

rot

rot

95.0·

73.0·

263.1·

10·15.2

33

22

11

3

→==

→==

→==

= −

K1

K2

K3

K

K1

K2

K3

K

Page 214: Tesis Master J Chavarria

Capítulo 5 __ Resultados Experimentales del Inversor Multinivel.

5-23

Los ciclos de trabajo y las asignaciones de tiempos de rotación resultantes son:

Figura 5.27. Ciclos de trabajo (PS) y asignación temporal de portadoras (PD).

Modulación PS:

La relación entre las portadoras y los ciclos de trabajo a la salida del conversor D/A es:

=+=

=+=

=+=

=+=

],7750 ,225.4[5.245.3

].1222 ,878.2[5.27562.0

].9471 ,054.3[5.2107.1

]7151 ,286.3[5.2571.1

3

2

1

VVVVd

VVVVd

VVVVd

V.VVVd

RMSpp

RMSpp

RMSpp

RMSpp

Modulación PD:

Figura 5.28. Asignación temporal de portadoras (PD).

El número de ciclos de portadora varían en ± 1 según como el sistema de control realiza

el redondeo. La secuencia de asignación es 25, 7, 10 en lugar de 26, 7, 9.

d1

d2

d3

d

Prot1

Prot2

Prot3

iL

rotT

1T 2T 3T

Portadoras

1.31Vpp + 2.5VRMS (offset)

[3.155V, 1.845V]

Page 215: Tesis Master J Chavarria

Capítulo 5 __ Resultados Experimentales del Inversor Multinivel.

5-24

La tensión de salida del multinivel para este caso es:

Figura 5.29. Tensión multinivel (vHT) y corriente de salida (iL).

La corriente de salida (iL) y la tensión multinivel (vHT) siguen estando en fase aunque las

condiciones de trabajo de las diferentes etapas sean distintas.

Condición de trabajo 2:

Se realiza el estudio análogo al presentado en la condición 1, pero esta vez solamente se

varía uno de los conjuntos fotovoltaicos dejando los otros dos a 1000 W/m2.

Irradiancia [W/m2] Tensión de referencia [V]

Irrad1 Irrad2 Irrad3 vdc1* vdc2

* vdc3*

1000 1000 500 25.2 25.2 24

Tabla 5.10. Condiciones de trabajo.

La potencia teórica que se transfiere a la red en estas condiciones es:

WWWWPPPPmWmpmWmpmWmpmpT 76.14484.2746.5846.58

)/500()/1000()/1000( 222 =++=++=

En la siguiente figura se observa la potencia real que se transfiere a la red y el desfase

nulo entre la tensión de red (vg) y la corriente de salida (iL).

Figura 5.30. Tensión de red (vg) y corriente de salida (iL).

vHT

iL

vHT

iL

vg

iL

vg

iL

Page 216: Tesis Master J Chavarria

Capítulo 5 __ Resultados Experimentales del Inversor Multinivel.

5-25

En este caso no se ha calculado el rendimiento ya que es prácticamente idéntico al que

se ha mostrado en la condición de trabajo 1.

Modulación PS:

Medida Potencia [W]

P. salida iLRMS [A] 3.3327

118.59 vgRMS [V] 35.586

Tabla 5.11. Potencia entregada a la red (modulación PS-PWM).

Modulación PD:

Medida Potencia [W]

P. salida iLRMS [A] 3.4113

120.79 vgRMS [V] 35.41

Tabla 5.12. Potencia entregada a la red (modulación PD-PWM).

La potencia entregada en el caso de modulación PD es ligeramente mayor ya que las

pérdidas por conmutación son menores.

Las tensiones de entrada de las diferentes etapas deben estar posicionadas al valor fijado

por la tensión de salida de cada MPPT.

Figura 5.31. Tensión en los condensadores de entrada (vdc1,2,3) y corriente de salida (iL).

Figura 5.32. Ampliación de la tensión en los condensadores de entrada (vdc1,2,3).

vdc1 vdc2 vdc3 iL vdc1 vdc2 vdc3 iL

vdc1

vdc2

vdc3

vdc1

vdc2

vdc3

Page 217: Tesis Master J Chavarria

Capítulo 5 __ Resultados Experimentales del Inversor Multinivel.

5-26

El rizado sobre la tensión de entrada tiene la misma amplitud en las etapas 1 y 2,

mientras que en la etapa 3 es menor. Se puede afirmar que hay independencia entre las

etapas.

Seguidamente se muestran los valores que alcanzan las variables de escalado K1, K2 y

K3 y se relacionan con los ciclos de trabajo individuales (PS) y los tiempos de

asignación de portadoras (PD).

Figura 5.33. Variables de escalado.

El valor de las variables de escalado es distinto en función de la modulación. Sin

embargo, la suma de ellas da el mismo valor, ya que la corriente inyectada es la misma

en un caso que en el otro y por tanto, K es igual en ambas modulaciones.

PS-PWM: PD-PWM

0169.039237.0

0363.084399.0

0410.095342.0

0941.018960.2

3/3

2/2

1/1

/

=→=

=→=

=→=

=→=

KK

KK

KK

KK

DoutA

DoutA

DoutA

DoutA

0085.019848.0

0264.061368.0

0637.048360.1

0986.029520.2

3/3

2/2

1/1

/

=→=

=→=

=→=

=→=

KK

KK

KK

KK

DoutA

DoutA

DoutA

DoutA

(*) Escalado del conversor D/A serie para el valor de K = 0.04296.

Siendo el valor de K teórico esperado:

PS-PWM→ 093.0)2·58.35(

59.118·2·2

22

)(===

g

inyectadamp

A

PK

PS-PWM→ 096.0)2·41.35(

79.120·2·2

22

)(===

g

inyectadamp

A

PK

El valor teórico esperado se corresponde con el obtenido monitorizando las variables

internas de la FPGA.

Con estos valores se puede estimar el valor que han de tener los tiempos de asignación

de portadoras (ciclos de portadora):

K1

K2

K3

K

K1

K2

K3

K

Page 218: Tesis Master J Chavarria

Capítulo 5 __ Resultados Experimentales del Inversor Multinivel.

5-27

( )( )( ) ciclosmsKKTT

ciclosmsKKTT

ciclosmsKKTT

T

rot

rot

rot

rot

42.0·

116.0·

274.1·

10·15.2

33

22

11

3

→==

→==

→==

= −

Los ciclos de trabajo y las asignaciones de tiempos de rotación resultantes son:

Figura 5.34. Ciclos de trabajo (PS) y asignación temporal de portadoras (PD).

Modulación PS:

=+=

=+=

=+=

=+=

].750 ,25.4[5.25.3

].1342 ,866.2[5.2731.0

].8541 ,147.3[5.2293.1

].7651 ,235.3[5.247.1

3

2

1

VVVVd

VVVVd

VVVVd

VVVVd

RMSpp

RMSpp

RMSpp

RMSpp

Modulación PD:

Figura 5.35. Asignación temporal de portadoras (PD).

d1

d2

d3

d

Prot1

Prot2

Prot3

iL

rotT

1T 2T 3T

Portadoras

1.31Vpp + 2.5VRMS (offset)

[3.155V, 1.845V]

Page 219: Tesis Master J Chavarria

Capítulo 5 __ Resultados Experimentales del Inversor Multinivel.

5-28

El número de ciclos de portadora varían en ± 1 según como el sistema de control realiza

el redondeo. La secuencia de asignación es 26, 11, 5 en lugar de 27, 11, 4.

La tensión de salida del multinivel para en estas condiciones es:

Figura 5.36. Tensión multinivel (vHT) y corriente de salida (iL).

Los valores de tensión de los diferentes niveles que forman la señal multinivel (vHT)

dependen de la tensión de entrada de cada una de las etapas.

5.2.2.2. Variación de la tensión de referencia.

Se modifica la tensión de referencia forzando que el sistema trabaje en un punto

diferente al de máxima potencia.

Condición de trabajo:

Irradiancia [W/m2] Tensión de referencia [V]

PS-PWM PD-PWM

Irrad1 Irrad2 Irrad3 vdc1* vdc2

* vdc3* vdc1

* vdc2* vdc3

* 1000 1000 1000 28 25 22 27 25 23

Tabla 5.13. Condiciones de trabajo.

Se han aplicado diferentes valores de tensión entre la modulación PS y la PD ya que en

el segundo caso, el sistema se hace inestable. El motivo es la pérdida de resolución de

ciclos de portadora a medida que aumenta la diferencia entre etapas, tal y como se

detalla muestra en la figura siguiente:

Figura 5.37. Límite de resolución para la asignación temporal de portadoras (PD).

vHT

iL

vHT

iL

Page 220: Tesis Master J Chavarria

Capítulo 5 __ Resultados Experimentales del Inversor Multinivel.

5-29

Una vez clarificado el motivo por el que se eligen los puntos de trabajo de la tabla 5.13,

se prosigue con la evaluación del funcionamiento del inversor multinivel.

Figura 5.38. Tensión de red (vg) y corriente de salida (iL).

A partir de las medidas de tensión y corriente tomadas en la entrada y la salida del

inversor multinivel, se puede calcular el rendimiento.

Modulación PS:

Medida Potencia [W] Rendimiento [%]

P. salida iLRMS [A] 3.4299

122.26

90.7

vgRMS [V] 35.647

P. entrada

ipv1 [A] 0.94

134.78

ipv2 [A] 2.14

ipv3 [A] 2.39

vpv1 [V] 28.12

vpv2 [V] 25.37

vpv3 [V] 22.62

Tabla 5.14. Cálculo del rendimiento del inversor multinivel (modulación PS-PWM).

Modulación PD:

Medida Potencia [W] Rendimiento [%]

P. salida iLRMS [A] 3.8362

135.98

90.2

vgRMS [V] 35.449

P. entrada

ipv1 [A] 1.52

150.66

ipv2 [A] 2.17

ipv3 [A] 2.36

vpv1 [V] 27

vpv2 [V] 25.2

vpv3 [V] 23.28

Tabla 5.15. Cálculo del rendimiento del inversor multinivel (modulación PD-PWM).

vg

iL

vg

iL

Page 221: Tesis Master J Chavarria

Capítulo 5 __ Resultados Experimentales del Inversor Multinivel.

5-30

En este caso no se puede comparar el rendimiento entre las dos modulaciones ya que

están en condiciones de trabajo distintas. Sin embargo, los valores son muy similares.

Seguidamente se muestra el posicionado de las tensiones de cada etapa al valor fijado

por el MPPT. En este caso, se fuerza un valor de trabajo distinto al de máxima potencia.

Figura 5.39. Tensión en los condensadores de entrada (vdc1,2,3) y corriente de salida (iL).

Se verifica que en ambos casos se tiene independencia entre etapas. Cada tensión

converge al valor fijado por la referencia.

En este apartado se muestra directamente la evolución de los ciclos de trabajo

individuales (PS) y los tiempos de asignación de portadoras (PD). El valor de las

variables de escalado ya se ha estudiado en los puntos anteriores y por ello se va

directamente al análisis de las formas de onda más relevantes.

Figura 5.40. Ciclos de trabajo (PS) y asignación temporal de portadoras (PD).

Modulación PS:

=+=

=+=

=+=

=+=

],6900 ,310.4[5.262.3

].7691 ,231.3[5.2461.1

].7931 ,208.3[5.2415.1

].1312 ,869.2[5.2738.0

3

2

1

VVVVd

VVVVd

VVVVd

VVVVd

RMSpp

RMSpp

RMSpp

RMSpp

vdc1

vdc2

vdc3

vdc1

vdc2

vdc3

Portadoras

1.31Vpp + 2.5VRMS (offset)

[3.155V, 1.845V]

Page 222: Tesis Master J Chavarria

Capítulo 5 __ Resultados Experimentales del Inversor Multinivel.

5-31

Cuanto mayor es la tensión fijada como punto de trabajo, menor es la corriente

entregada por la etapa y, por tanto, menor es la amplitud del ciclo de trabajo.

Modulación PD:

Figura 5.41. Asignación temporal de portadoras (PD).

La secuencia de asignación de ciclos de portadora para estas condiciones de trabajo es

8, 20, 14.

rotT

1T 3T2T

Page 223: Tesis Master J Chavarria

Capítulo 5 __ Resultados Experimentales del Inversor Multinivel.

5-32

5.2.3. Funcionamiento en régimen transitorio.

Una vez estudiado el funcionamiento del inversor multinivel en estado estacionario, se

realizan diversas pruebas para ver cómo evolucionan las formas de onda frente a

transitorios. Se estudian las variaciones de irradiancia y los cambios en la tensión de

referencia.

5.2.3.1. Variaciones de la irradiancia.

En este apartado se muestra la respuesta del inversor multinivel frente a variaciones de

irradiancia. Para ello, se fija una tensión de trabajo igual en todas las etapas y se realiza

una transición de tipo escalón entre una curva de irradiancia y otra de distinta.

Condición de trabajo 1:

Manteniendo vdc1* = vdc2

* = vdc3

* = 25V:

Irradiancia [W/m2]

t1 t2 t3 Irrad1 1000 800 500

Irrad2 1000 1000 1000

Irrad3 1000 1000 1000

Tabla 5.16. Condiciones de trabajo.

La respuesta del sistema se observa en las siguientes figuras:

Figura 5.42. Variación progresiva de la irradiancia sobre el conjunto fotovoltaico 1 desde

1000W/m2 hasta 500 W/m

2.

A medida que disminuye la irradiancia sobre el conjunto fotovoltaico, la corriente

inyectada a la red va disminuyendo.

Las tensiones de entrada de las etapas fluctúan cada vez que se produce un transitorio.

Dicha fluctuación es mayor como más grande sea la variación de potencia en la entrada.

vdc1

vdc2

vdc3

iL

vdc1

vdc2

vdc3

iL

Page 224: Tesis Master J Chavarria

Capítulo 5 __ Resultados Experimentales del Inversor Multinivel.

5-33

En las figuras anteriores se observa que en la transición entre 800 W/m2 y 500 W/m

2, se

alcanza un valor de tensión vdc1 cercano al límite de la estabilidad del control externo.

Para evitar que el sistema se haga inestable y deje de funcionar, se ha aplicado una

compensación de la corriente inyectada. Cuando el control externo detecta que la

tensión en bornes de alguno de los condensadores de entrada desciende por debajo de

19V, reduce a la mitad la variable de escalado pertinente. Esta reducción se realiza de

forma instantánea, es decir, sin esperar el tiempo de ciclo de red. De este modo, se evita

que el condensador siga descargándose y alcance un valor fuera del margen de trabajo

visto en la tabla 5.3.

Si se observa la figura 5.42 con modulación PD y se amplía el transitorio entre 800 y

500 W/m2, se puede ver claramente la activación de la compensación.

Figura 5.43. Detalle de la compensación de las variables de escalado en transitorios.

Durante tiempo que dura el transitorio no se asegura que la corriente sea sinusoidal, sin

embargo, se consigue mantener la tensión de entrada dentro del margen de

funcionamiento.

Condición de trabajo 2:

Manteniendo vdc1* = vdc2

* = vdc3

* = 25V:

Irradiancia [W/m2]

t1 t2 t3 Irrad1 500 800 1000

Irrad2 1000 1000 1000

Irrad3 1000 1000 1000

Tabla 5.17. Condiciones de trabajo.

vdc1

vdc2

vdc3

iL

Page 225: Tesis Master J Chavarria

Capítulo 5 __ Resultados Experimentales del Inversor Multinivel.

5-34

Este caso es el inverso del que se ha visto en la condición 1.

Figura 5.44. Variación progresiva de la irradiancia sobre el conjunto fotovoltaico 1 desde

1000W/m2 hasta 500 W/m

2.

Se puede ver como la corriente va incrementando a medida que aumenta la irradiancia

sobre los paneles.

Las fluctuaciones de tensión se producen en mayor magnitud sobre la tensión vdc1. No

obstante, las tensiones vuelven a alcanzar el régimen estacionario fijado por la tensión

de referencia.

Condición de trabajo 3:

Manteniendo vdc1* = vdc2

* = vdc3

* = 25V:

Irradiancia [W/m2]

t1 t2 t3 Irrad1 1000 500 1000

Irrad2 1000 1000 1000

Irrad3 1000 1000 1000

Tabla 5.18. Condiciones de trabajo.

Figura 5.45. Variación instantánea de la irradiancia sobre el conjunto fotovoltaico 1 desde

1000W/m2 hasta 500 W/m

2.

vdc1

vdc2

vdc3

iL

vdc1

vdc2

vdc3

iL

vdc1

vdc2

vdc3

iL

vdc1

vdc2

vdc3

iL

Page 226: Tesis Master J Chavarria

Capítulo 5 __ Resultados Experimentales del Inversor Multinivel.

5-35

En esta simulación se realiza una transición de tipo escalón entre la curva de potencia de

1000 W/m2 y la de 500 W/m

2.

Se puede observar una transición abrupta de la tensión vdc1 y la fluctuación de las

tensiones en las otras etapas. Sin embargo, se verifica la correcta regulación puesto que

vuelven a converger al valor de referencia.

En este caso se puede observar claramente como se activa la protección para compensar

la caída de la tensión.

Condición de trabajo 4:

Manteniendo vdc1* = vdc2

* = vdc3

* = 25V:

Irradiancia [W/m2]

t1 t2 t3 t4 Irrad1 1000 800 800 800

Irrad2 1000 1000 800 800

Irrad3 1000 1000 1000 800

Tabla 5.19. Condiciones de trabajo.

Para finalizar la evaluación de los cambios de irradiancia, se muestra una situación en la

cual van cambiando las condiciones ambientales en todos los conjuntos fotovoltaicos en

un intervalo de tiempo de 6 segundos.

Figura 5.46. Variación progresiva de la irradiancia en todos los conjuntos fotovoltaicos desde

1000W/m2 hasta 800 W/m

2.

Se puede observar como las tensiones convergen al valor de 25V y la corriente iL va

disminuyendo de valor a medida que se reduce la potencia de entrada de cada etapa.

vdc1

vdc2

vdc3

iL

vdc1

vdc2

vdc3

iL

Page 227: Tesis Master J Chavarria

Capítulo 5 __ Resultados Experimentales del Inversor Multinivel.

5-36

5.2.3.2. Transiciones de la tensión de referencia.

Para finalizar el estudio, se presenta un conjunto de figuras que muestran el seguimiento

de la tensión de referencia. Se emula de este modo la acción que produce sobre el

inversor un algoritmo MPPT.

Condición de trabajo 1:

Manteniendo Irrad1 = Irrad2 = Irrad3 = 1000 W/m2:

Tensión de referencia [V] t1 t2 t3

vdc1* 25 28 25

vdc2* 25 25 25

vdc3* 25 25 25

Tabla 5.20. Condiciones de trabajo.

Figura 5.47. Variación de la tensión de entrada vdc1 desde 25V a 28V.

Se puede observar como la tensión en la entrada de la etapa 1 se posiciona a 28V

mientras que las otras se mantienen en 25V.

En el caso de la modulación PD, se observa que el transitorio de variación del punto de

trabajo en una etapa afecta a las otras. Sin embargo, en régimen estacionario, cada

tensión alcanza el valor prefijado de forma independiente.

La amplitud de la corriente decrece cuando se mueve la etapa 1 hacia los 28V ya que la

potencia entregada por el conjunto fotovoltaico en ese punto de trabajo es menor.

vdc1

vdc2

vdc3

iL

vdc1

vdc2

vdc3

iL

Page 228: Tesis Master J Chavarria

Capítulo 5 __ Resultados Experimentales del Inversor Multinivel.

5-37

Condición de trabajo 2:

Manteniendo Irrad1 = Irrad2 = Irrad3 = 1000 W/m2:

Tensión de referencia [V] t1 t2 t3

vdc1* 25 22 25

vdc2* 25 25 25

vdc3* 25 25 25

Tabla 5.21. Condiciones de trabajo.

Figura 5.48. Variación de la tensión de entrada vdc1 desde 25V a 22V.

Se realiza un transitorio en la etapa 1 desde 25V hasta 22V y luego se retorna al valor

inicial. La regulación de la tensión se produce correctamente alcanzando los valores

fijados.

La corriente se mantiene prácticamente constante ya que la variación de potencia de

entrada es pequeña.

Condición de trabajo 3:

Manteniendo Irrad1 = Irrad2 = Irrad3 = 1000 W/m2:

Tensión de referencia [V] t1 t2 t3

vdc1* 25 28 25

vdc2* 25 28 25

vdc3* 25 28 25

Tabla 5.22. Condiciones de trabajo.

vdc1

vdc2

vdc3

iL

vdc1

vdc2

vdc3

iL

Page 229: Tesis Master J Chavarria

Capítulo 5 __ Resultados Experimentales del Inversor Multinivel.

5-38

Figura 5.49. Variación simultánea de las tensiones de entrada vdc1, vdc2, vdc3 desde 25V a 28V.

En esta simulación se valida la acción simultánea de los controladores. Se produce una

variación desde 25V hasta 28V en las tres etapas a la vez y las tensiones se estabilizan

al punto de trabajo deseado.

Se puede observar la variación de la corriente debida a la disminución de la potencia de

entrada en las tres etapas a la vez.

Condición de trabajo 4:

Manteniendo Irrad1 = Irrad2 = Irrad3 = 1000 W/m2:

Tensión de referencia [V] t1 t2 t3

vdc1* 25 23 25

vdc2* 25 23 25

vdc3* 25 23 25

Tabla 5.23. Condiciones de trabajo.

Figura 5.50. Variación simultánea de las tensiones de entrada vdc1, vdc2, vdc3 desde 25V a 23V.

vdc1

vdc2

vdc3

iL

vdc1

vdc2

vdc3

iL

vdc1

vdc2

vdc3

iL

vdc1

vdc2

vdc3

iL

Page 230: Tesis Master J Chavarria

Capítulo 5 __ Resultados Experimentales del Inversor Multinivel.

5-39

En este caso, se observa que el sistema está trabajando justo en los límites de la

estabilidad. Tal y como se ha comentado en el punto 5.1.2, la mínima tensión permitida

con irradiancia de 1000 W/m2 es de 22.6V.

Condición de trabajo 5:

Manteniendo Irrad1 = Irrad2 = Irrad3 = 1000 W/m2:

PS: Tensión de referencia [V] PD: Tensión de referencia [V]

t1 t2 t3 t1 t2 t3 vdc1

* 25 28 -- 25 28 --

vdc2* 25 25 -- 25 25 --

vdc3* 25 22 -- 25 23 --

Tabla 5.24. Condiciones de trabajo.

Figura 5.51. Variación simultánea de las tensiones de entrada vdc1 y vdc3 a puntos de trabajo

distintos.

Mediante esta captura se valida la independencia entre etapas. Mientras se mantiene la

etapa 2 estable, se modifica el punto de trabajo de la etapa 1 y de la etapa 3.

Las tres etapas tienen la misma configuración de paneles fotovoltaicos en la entrada

pero el sistema de control permite que puedan trabajar en puntos distintos.

vdc1

vdc2

vdc3

iL

vdc1

vdc2

vdc3

iL

Page 231: Tesis Master J Chavarria

Capítulo 6 __ Conclusiones y Futuras Líneas de Investigación.

6-1

CAPÍTULO 6

Conclusiones y Futuras Líneas de

Investigación.

Page 232: Tesis Master J Chavarria

Capítulo 6 __ Conclusiones y Futuras Líneas de Investigación.

6-2

Page 233: Tesis Master J Chavarria

Capítulo 6 __ Conclusiones y Futuras Líneas de Investigación.

6-3

6.1. Conclusiones.

El presente proyecto se propuso con la finalidad de diseñar e implementar un inversor

multinivel para sistemas fotovoltaicos conectados a la red monofásica y verificar

experimentalmente teorías de control propuestas en investigaciones previas.

El proceso seguido para el diseño del prototipo del inversor, se ha iniciado mediante la

elección de una estructura AC-serie formada por n etapas de entrada DC-AC a las que

se conectan n conjuntos de paneles fotovoltaicos, pudiendo estar cada uno de ellos

sometido a condiciones ambientales y de trabajo distintas. La estructura AC-serie

requiere que la suma de tensiones de entrada sea mayor que la amplitud de la tensión de

red. Esta topología permite reducir el número de paneles fotovoltaicos a conectar en

serie en cada etapa.

El sistema de control se ha diseñado mediante el estudio del balance energético de

modo que se asegura la máxima extracción de energía del generador fotovoltaico en

todos los casos, y su inyección a red con factor de potencia unitario. El controlador

propuesto, está formado por n lazos de control externos que permiten posicionar cada

agrupación de paneles para que trabaje en su punto de máxima potencia de forma

independiente y por un único lazo de control interno, que genera las señales de control

necesarias para inyectar una corriente sinusoidal y en fase con la red eléctrica.

Para conseguir que el inversor AC-serie trabaje como multinivel, se han elegido las

estrategias de modulación a frecuencia fija (PS-PWM y PD-PWM) presentadas en

[T.1]. En el caso de PS-PWM se realiza la ponderación del ciclo de trabajo y se

desfasan las portadoras en función del número de etapas, mientras que con PD-PWM se

utiliza la técnica rotación de portadoras.

Una vez determinada la estructura y el sistema de control a utilizar, se han evaluado los

siguientes aspectos:

- Se analiza la estructura multinivel con ambas modulaciones y se diseñan los

parámetros del controlador.

- Estudiando la estabilidad de los diversos lazos de control se concluye que,

asegurando la estabilidad del lazo de control externo en cada etapa de entrada y

del lazo de control interno, el sistema global es estable.

- Mediante simulación con Matlab/Simulink se verifica el correcto funcionamiento

del sistema inversor y se evalúa el arranque del sistema, el régimen estacionario

y los transitorios debidos a cambios en las condiciones de funcionamiento de los

conjuntos fotovoltaicos.

- Una vez evaluado el funcionamiento mediante simulación, se prosigue con la

implementación de un inversor multinivel de tres etapas que permita validar los

resultados obtenidos previamente. Parte del sistema de control se programa en

VHDL y se integra en una FPGA Spartan 3 de Xilinx.

Page 234: Tesis Master J Chavarria

Capítulo 6 __ Conclusiones y Futuras Líneas de Investigación.

6-4

- Al no disponer de paneles fotovoltaicos reales, se utilizan emuladores de panel

fotovoltaico de la familia E435X de Agilent. Se desarrolla la interfície de control

de estos equipos mediante programación con Visual Basic de la aplicación

Microsoft Office Excel.

- Se definen los planos de masa, se desarrollan los circuitos hardware de control y

sensado necesarios, se interconectan las etapas de potencia para poder inyectar

corriente a la red eléctrica y se evalúa el correcto funcionamiento e integridad de

todas las señales del sistema.

- El sistema inversor implementado permite modularidad, pudiendo validar las

técnicas de control tanto para un inversor central (multinivel de una etapa),

como para dos y tres etapas de entrada solamente cambiando el software interno

de la FPGA.

- El punto de trabajo de cada etapa puede ser definido por el usuario mediante

comunicación RS-232 entre el PC y la FPGA. Se utiliza la misma aplicación con

la que se genera el panel de control de los instrumentos (Visual Basic).

- Se han obtenido resultados experimentales que validan las predicciones teóricas

en cuanto a la regulación de la tensión de entrada, factor de potencia unitario,

máxima transferencia de potencia a la red eléctrica, independencia del punto de

trabajo entre etapas, operación del sistema en modo multinivel a frecuencia fija,

estabilidad del sistema, entre otras.

- De la comparativa entre la modulación PS y PD se puede concluir que, en ambos

casos se alcanza el régimen transitorio prefijado y se obtiene independencia de

puntos de trabajo entre etapas.

- A partir del estudio del espectro de ambas modulaciones, se puede determinar

que la modulación PS disminuye el rizado de conmutación sobre la corriente

inyectada y permite un filtrado mejor a medida que incrementa el número de

etapas de entrada. Esto no sucede con la modulación PD, pues, el rizado y los

armónicos se mantienen aunque se aumente el número de etapas.

- La ventaja que ofrece la modulación PD es la de reducir el número de

conmutaciones en cada etapa. Esto permite disminuir el estrés en los

componentes y mejorar el rendimiento. Puede ser aconsejable cuando se

manejan potencias elevadas.

La implementación del sistema inversor multinivel, ha permitido la validación

experimental de las teorías de control propuestas y también ha sido útil para cerrar

investigaciones y publicaciones realizadas con anterioridad. Se dispone de una

plataforma para la elaboración y estudio de futuros algoritmos de control.

Page 235: Tesis Master J Chavarria

Capítulo 6 __ Conclusiones y Futuras Líneas de Investigación.

6-5

6.2. Futuras líneas de investigación.

Habiendo culminado la realización del proyecto y en base a los resultados obtenidos, se

pueden plantear algunas líneas de investigación adicionales:

- Evaluación de la eficiencia global del sistema inversor mediante el incremento

de las capacidades de entrada. La reducción del rizado sobre la tensión de

entrada permite mantener con mayor precisión el punto de trabajo en máxima

potencia.

- Determinación analítica de las variables K1, K2 y K3 para ponderar la resolución

necesaria en la asignación de ciclos de portadora con modulación PD según el

margen de potencias que se deba manejar.

- Integración del cálculo del error de corriente y de la generación de la corriente

de referencia (iLref) dentro de la FPGA.

- Evaluación de la reducción de pérdidas por conmutación utilizando modulación

PD cuando se trabaja con potencias del orden de megavatios.

- Aplicación de la metodología de diseño sobre otras topologías de inversores

fotovoltaicos conectados a red.

- Monitorización remota de las variables de estado y envío de datos al sistema de

control vía RS-232 u otro protocolo de comunicación. Creación de una

plataforma de control hombre-máquina completa.

- Análisis de otros controladores y comparativa con la metodología de diseño

actualmente desarrollada.

- Considerar las modificaciones necesarias para el diseño del inversor cuando deja

de estar conectado a la red y se utiliza para alimentar otras cargas.

- Evaluar la generación de armónicos y oscilaciones en la red cuando se conecta

un número elevado de inversores multinivel utilizando las modulaciones

propuestas.

Page 236: Tesis Master J Chavarria

Bibliografía _

7-1

CAPÍTULO 7

Bibliografía.

Page 237: Tesis Master J Chavarria

Bibliografía _

7-2

Page 238: Tesis Master J Chavarria

Bibliografía _

7-3

7.1 Tesis Doctorales.

[T.1] J.J. Negroni Vera. [2007]

“Análisis y diseño de controladores para inversores multinivel en sistemas

fotovoltaicos conectados a red”. Tesis Doctoral. U.P.C.

[T.2] C. Meza Benavides. [2007]

“Analysis and control of single-phase single-stage grid-connected

photovoltaic invertir”. Tesis Doctoral. I.O.C – U.P.C.

7.2 Proyectos Fin de Carrera.

[P.1] J.F. Jiménez Ortiz. [Enero 2009]

“Estudio y simulación de sistemas de conversión fotovoltaica-eléctrica

mediante Matlab-Simulink”. Proyecto de final de carrera. E.U.P.V.G –

U.P.C.

[P.2] J. Chavarría Roé. [Febrero 2001]

“Diseño e implementación de un elevador DC-AC mediante control en modo

deslizante”. Proyecto de final de carrera. E.U.P.V.G – U.P.C.

7.3 Artículos y publicaciones.

[A.1] C. Meza, J.J. Negroni, F. Guinjoan, D. Biel.

“Modelado y control discreto basado en el balance energético de sistemas

fotovoltaicos conectados a red”.

[A.2] C. Meza, J.J. Negroni, D. Biel, F. Guinjoan. [July 2008]

“Energy-Balance Modeling and Discrete Control for Single-Phase Grid-

Connected PV Central Inverters”. IEEE Transactions on Industrial

Electronics, Vol.55, nº7, pp 2734-2743.

[A.3] J.J. Negroni, F. Guinjoan, C. Meza, D. Biel.

“Modelado y control de convertidores en cascada multinivel con modulación

PD-PWM para sistemas fotovoltaicos conectados a red”.

[A.4] J.J. Negroni, F. Guinjoan, C. Meza, D. Biel, H. Valderrama, L. Marroyo.

“Control de Inversores Multinivel en Cascada para Sistemas Fotovoltaicos

Conectados a Red Mediante Modulación PD-PWM con Asignación

Temporal de Secuencias”.

Page 239: Tesis Master J Chavarria

Bibliografía _

7-4

[A.5] C. Meza, D. Biel, J.J. Negroni, F. Guinjoan. [2006]

“Considerations on the Control Design of DC-link Based Inverters in Grid-

Connected Photovoltaic Systems”. ISCAS 2006.

[A.6] C. Meza, D. Biel, J.J. Negroni, F. Guinjoan. [June 2005]

“Boost-Buck Inverter Variable Structure Control for Grid-Connected

Photovoltaic Systems with Sensorless MPPT”. IEEE ISIE 2005, June 20-30,

2005, Dubrovnik, Croatia.

[A.7] R. Ramos, D. Biel, E. Fossas, F. Guinjoan. [2003]

“Control of Single-Phase Parallel-Connected Inverters: Fixed-Frequency

Quasi-Sliding Mode Control Approach and FPGA-based Implementation”.

IEEE 2003, pp 1426-1431.

[A.8] R. Ramos, D. Biel, F. Guinjoan, E. Fossas. [2002]

“Design Cosiderations in Sliding-Mode Controlled Parallel-Connected

Inverters”. IEEE 2002, pp IV.357-IV.360.

[A.9] D. Biel, F. Guinjoan, E. Fossas, and J. Chavarria. [August 2004]

“Sliding-Mode Control Design of a Boost-Buck Switching Converter for ac

Signal Generation”. IEEE Transactions on Circuits and Systems, Vol.51,

nº.8, pp. 1539-1551, ISSN 1057-7122, August 2004.

[A.10] R. Teodorescu, F. Blaabjerg, M. Liserre and P.C. Loh. [September 2006]

“Proportional-resonant controllers and filters for grid-connected voltage-

source converters”. IEE Proc.-Electr. Appl., Vol. 153, No. 5, pp 750-762,

September 2006.

[A.11] D. Nahum Zmood and D. Grahame Holmes.

“Stationary Frame Current Regulation of PWM Inverters With Zero Steady-

State Error”. IEEE Transactions on Power Electronics, Vol. 18, No. 3, pp.

814-822, May 2003.

[A.12] X. Yuan, W. Merk and J. Allmeling.

“Stationary-Frame Generalized Integrators for Current Control of Active

Power Filters With Zero Steady-State Error for Current Harmonics of

Concern Under Unbalanced and Distorted Operating Conditions”. IEEE

Transactions on Industry Applications, Vol. 38, No 2, pp. 523-532,

March/April 2002.

[A.13] M. D. Manjrekar, P. K. Steimer, T. A. Lipo.

“Hybrid Multilevel Power Coversion System: A Competitive Solution for

High-Power Applications”. IEEE Transactions on Industry Applications,

Vol. 36, No 3, pp. 834-841, May/June 2000.

[A.14] Y. X. Yunping Zou, W. Chen, C. Wang, X. Liu and F. Li.

“A Novel STATCOM Based on Hybrid Cascade Multilevel Inveter”.

Page 240: Tesis Master J Chavarria

Bibliografía _

7-5

[A.15] G. Grandi and D. Ostojic.

“Dual-Inverter-Based MPPT Algorithm for Grid-Connected Photovoltaic

Systems”.

[A.16] O. Alonso, P. Sanchis, E. Gubía and L. Marroyo.

“Cascade H-Bridge Multilevel Converter for Grid Connected Photovoltaic

Generators with Independent Maximum Power Point Tracking of each Solar

Array”.

[A.17] S. J. Lee, H. S. Bae and B. H. Cho

“Modeling and Control of the Single-Phase Photovoltaic Grid-Connected

Cascade H-Bridge Multilevel Inverter”.

[A.18] E. Villanueva, P. Correa, J. Rodriguez and M. Pacas.

“Control of a Single-Phase Cascade H-Bridge Multilevel Inverter for Grid-

Connected Photovoltaic Systems”. IEEE Transactions on Industrial

Electronics, Vol. 56, No. 11, pp. 4399-4406, November 2009.

[A.19] S. Daher, J. Schmid and F. L. M. Antunes.

“Multilevel Inverter Topologies for Stand-Alone PV Systems”. IEEE

Transactions on Industrial Electronics, Vol. 55, No. 7, pp. 2703-2712, July

2008.

[A.20] S. Ali Khajehoddin, A. Bakhshai and P. Jain.

“The Application of the Cascade Multilevel Converters in Grid Connected

Photovoltaic Systems”. IEEE Canada Electrical Power Conference, 2007.

[A.21] K. Mahabir, G. Verghese, V. Thottuvelli, and A. Heyman.

“Linear averaged and sampled data models for large signal control of high

power factor ac-dc converter”. Power Electronic Specialists Conference.

IEEE, 1990, pp. 291-299.

[A.22] A. Mitwalli, S. Leeb, G. Verghese, and V. Thottuvelli.

“An adaptive digital controller for a unity power factor converter”. IEEE

Transactions on Power Electronics, Vol. 11, No 2, pp. 374-382, March 1996.

[A.23] M. Prince.

“Silicon solar energy converters”. Journal of Applied Physics, Vol. 26, No 5,

pp. 534-540, May 1955.

7.4 Normativas.

[N.1] REAL DECRETO 1578/2008, de 26 de septiembre.

“Retribución de la actividad de producción de energía eléctrica mediante

tecnología solar fotovoltaica para instalaciones posteriores a la fecha límite

de mantenimiento de la retribución del Real Decreto 661/2007”.

Page 241: Tesis Master J Chavarria

Bibliografía _

7-6

[N.2] REAL DECRETO 661/2007, de 25 de mayo.

“Se regula la actividad de producción de energía eléctrica en régimen

especial”.

[N.3] REAL DECRETO 436/2004, de 12 de marzo.

“Se establece la metodología para la actualización y sistematización del

régimen jurídico y económico de la actividad de producción de energía

eléctrica en régimen especial”.

[N.4] Plan de Energías Renovables en España 2005 - 2010.

Ministerio de Industria, Turismo y Comercio / IDAE.

[N.5] Plan de Energías Renovables en España 20011 – 2020.

Ministerio de Industria, Turismo y Comercio / IDAE.

7.5 Libros.

[L.1] S. Gomariz, D. Biel, J. Matas, M. Reyes.

“Teoría de control. Diseño electrónico”. Edicions UPC, 1998. ISBN: 84-

8301-266-9.

[L.2] J. G. Proakis, D. G. Manolakis.

“Tratamiento digital de señales, 3ª Edición”. Prentice Hall, 2001. ISBN: 84-

8322-000-8.

[L.3] M. E. Van Valkenburg.

“Analisis de redes”. Editorial Limusa, S.A., 1983. ISBN: 968-18-0178-4.

[L.4] J. E. Marsden, A. J. Tromba.

“Cálculo vectorial”. Addison-Wesley Iberoamericana, S.A., 1991. ISBN: 0-

201-62935-6.

[L.5] J.Kassakian, M. Schlecht, and G. Verghese.

“Principles of Power Electronics”. Addison-Wesley, 1991. ISBN: 0-201-

09689-7.

[L.6] Ministerio de Educación y Ciencia.

“Fundamentos, dimensionado y aplicaciones de la Energía Solar

Fotovoltáica (Volumen I)”. Serie Ponencias. Ed. Ciemat, 2006. ISBN: 84-

7834-514-0.

7.6 Datasheets.

[D.1] Xilinx.

“Spartan-3 FPGA Starter Kit Board User Guide”. UG130 (v1.2). June 20,

2008.

Page 242: Tesis Master J Chavarria

Bibliografía _

7-7

[D.2] Xilinx.

“Digital Clock Manager (DCM) Module”. DS485. April 24, 2009.

[D.3] Digilent.

“Digilent Pmod AD1 Analog To Digital Module Converter Board Reference

Manual”. Doc: 502-064. Revision: 04/12/05.

[D.4] Digilent.

“Digilent Pmod DA1 Digital to Analog Module Converter Board Reference

Manual”. Doc: 502-063. Revision: 04/12/05.

[D.5] Digilent.

“PmodDA1TM

Reference Component”. Revision: December 1, 2008.

[D.6] Digilent.

“Digilab R2R Reference Manual”. Doc: 502-016. Revision: April 15, 2002.

[D.7] Digilent Ro.

“RS232 Reference Component”. Revision: July 25, 2008.

(*) Datasheets de todos los circuitos integrados que se mencionan en la tesis.