1
Familias Lógicas
Electrónica Digital
Electrónica Básica
José Ramón Sendra SendraDpto. de Ingeniería Electrónica y AutomáticaULPGC
2Familias lógicas
Basadas en transistores de efecto de campo
CMOS: Complementary Metal-Oxide-Semiconductor Field Effect Transistor
Basadas en transistores bipolares
TTL: Transistor-Transistor logic
ECL: Emiter-coupled logic
El diseño lógico de un circuito combinacional es independiente dela tecnología usada, sin embargo la realización física de este circuitosi debe tenerla en cuenta, por factores como:
-Márgenes de ruido -Entorno de trabajo del circuito-Fanout -Necesidad de:-Velocidad -Salidas en colector abierto-Consumo -Salidas Three-state
-Alimentación disponible
3
Familias lógicas: CMOSInversor
Veamos la configuración básica de un inversor (circuito más simple)para analizar sus características
V =+5.0V
V V
DD
IN OUT
Transistor p-MOS cerrado cuando V -V < V -V
Transistor n-MOScerrado cuando V -0>V
IN
IN
DD
Gnd
ILmax
IHmin
DD
V <VIN ILmax
G
G
S
D
D
S
4
Familias lógicas: CMOS comportamiento eléctrico estático
Niveles lógicos y margen de ruido
Parámetros característicos
V :Es la tensión de salida mínima que se garantiza en nivel alto.
V :Es la mínima tensión de entrada que se garantiza será reconocida como nivel alto.
V :Es la tensión de salida máxima que se garantiza en nivel bajo.
V :Es la máxima tensión de entrada que se garantiza será reconocida como nivel bajo.
OHmin
IHmin
ILmax
OLmax
5
Familias lógicas: CMOS
Los elementos lógicos abstractos procesan 0's y 1's.Los circuitos reales procesan señales eléctricas, en este casoniveles de tensión
Niveles lógicospara para puertasCMOS
VDD
VIHmin
VILmax
Gnd
Nivel alto, 1
Nivel bajo, 0
VOHmin
VOLmax
6
Familias lógicas: CMOSInversor
V =+5.0VDD V =+5.0VDD
0V 5V
Abierto
AbiertoCerrado
Cerrado
VOH ~ 5V VOL~0V
7
Familias lógicas: CMOS comportamiento eléctrico estático
Los parámetros relacionados con los niveles lógicos nos dan información acerca de los niveles de ruido que será capaz de aceptar nuestra lógica sin que se corrompa la información.
Estos parámetros pueden venir dados como valores absolutoso como relativos a la alimentación.
Ejemplo: Serie HC atacando puertas CMOS
OHmin
IHmin ILmax
OLmaxV =4.9V
V =3.5V V =1.5V
V =0.1V El margen de ruido será:
Niveles lógicos y margen de ruido
Nivel alto 4.9V-3.5V=1.4VNivel bajo 1.5V-0.1V=1.4V
8
Familias lógicas: CMOS comportamiento eléctrico estático
Comportamiento con cargas resistivas.
1.-En régimen estático cualquier carga es resistiva, por tanto este estudio es totalmente generalizable.
2.-Cualquier carga puede representarse por su equivalente de Thevenin
+
-
VDD
Gnd
VIN
VThev
RThev
9
Familias lógicas: CMOS comportamiento eléctrico estático
Comportamiento con cargas resistivas.
+
-
VDD
Gnd
5V
VThev
RThev
Ejemplo
RnON
RpOFF OUTV
OUTV =V
Thev
R + RThev nON· RnON
Si V >V no podremoscargar nuestro inversorcon ese circuito.
OUT OLmax
10
Familias lógicas: CMOS comportamiento eléctrico estático
Comportamiento con cargas resistivas.
+
-
VDD
Gnd
0V
VThev
RThev
Ejemplo 2
RnOFF
RpON OUTV
Si V <V no podremoscargar nuestro inversorcon ese circuito.
OUT OHmin
OUTV =-V Thev
R + RThev pON· R +Thev
VDD V Thev
11
Familias lógicas: CMOS comportamiento eléctrico estático
Comportamiento con cargas resistivas.
Desafortunadamente no conocemos las impedancias de los transistores, sólo conocemos los siguientes parámetros.
I Máxima corriente que la salida puede absorber en estado bajo manteniendo una tensión de salida inferior a V
I Máxima corriente que la salida puede generar en estado alto manteniendo una tensión de salida superior a V
OLmax
OHmax
OLmax
OHmin
12
Familias lógicas: CMOS comportamiento eléctrico estático
Comportamiento con cargas resistivas.
+
-
VDD
Gnd
0V
VThev
RThev
RnOFF
RpON OUTV
Ejemplo: R =1K , V =3.5VThev Thev
Si consideramos R 0 pON
I =OH
5-VThev
RThev=1.5mA
I debe ser < IOH OHmax
13
Familias lógicas: CMOS comportamiento eléctrico estático
Comportamiento con cargas resistivas.
+
-
VDD
Gnd
5V
VThev
RThev
RnON
RpOFF OUTV
Continuación del Ejemplo: R =1K , V =3.5VThev Thev
Si consideramos R 0 nON
I =OH
VThev
RThev=3.5mA
Si I < IOL OLmax
Si I < IOH OHmax
yla puerta funcionarácorrectamente con
esta carga
14
Familias lógicas: CMOS comportamiento eléctrico estático
Fanout
Definición: Es el número máximo de entradas con las que se puede cargar la salida de nuestra puerta lógica.
IImax Es la máxima corriente de entrada que se necesita en la puerta de los transistores que forman la puerta lógica.
Fanout=Min( , )II
OLmax OHmaxI I
Para puertas CMOS I = I
ILmax
ILmax
IHmax
IHmax
15
Familias lógicas: CMOS comportamiento eléctrico estático
Comportamiento con entradas no ideales
Si las entradas no son cercanasa las tensiones de alimentacióny tierra, los transistores no están ni completamente abiertos, ni totalmente cerrados, de forma que los transistores en ON presentan una resistencia mayor de la ideal y los transistores en OFF menor.
La potencia consumida es no nula, incluso sin carga y la salidano es la ideal
VDD
Gnd
VIN
RnVIN
Rp(VIN-VDD) OUTV =
RnVIN
RnVIN+Rp(VIN-VDD)
·VDD
16
Familias lógicas: CMOSPuertas NAND, NOR
A
A
A
A
B
B
B
B
NOR
NAND
SalidaSalida
17
Familias lógicas: CMOSPuertas NAND, NOR
Entradas sin usar.
Ejemplo: Puerta AND de cuatro entradas, sólo tenemos tres literales.
AB
C
F
F=A·B·C=1·A·B·C
1
AB
C
F
VDD
1K
Nunca dejar una entrada sin conectar. (al aire)
18
Familias lógicas: CMOS comportamiento eléctrico dinámico
Tiempo de transición: Es el tiempo que un circuito tarda encambiar de estado. Es debido a que un cambio de estado requierela carga de una serie de capacidades, entre las que cabe incluir:
-La puerta de los transistores a la salida-Las capacidades del cableado-Los circuitos de entrada, el encapsulado,etc....
Transición ideal Transición real
Nivel bajo
Nivel alto
t tr fLos tiempos tanto de subida como de bajada dependerán de la capacidad de cargaasí como de la resistencia en ON de los transistores y del cableado.
19
Familias lógicas: CMOS comportamiento eléctrico dinámico
VDD
Gnd
VIN
Rn
Rp
Análisis de los tiempos de transición
VL
+
-
RL
CL
Circuito equivalentede carga
20
Familias lógicas: CMOS comportamiento eléctrico dinámico
VDD
Gnd
VIN
Rn
Rp
Análisis de los tiempos de transición
VL
+
-
RL
CL
Circuito equivalentede carga
Carga de otra puertaCMOSR =V =0V
L L
VDD
Gnd
VIN
Rn
Rp
CL
21
Familias lógicas: CMOS comportamiento eléctrico dinámico
Análisis de los tiempos de transición
VDD
Gnd
VIN
Rn
Rp
CL
Tiempo de subida
V V eout DDt R CpON L
• 1
Ejemplo numéricoDatos: V =1.5V
V =3.5VR =200C =100pF
OLmax
OHmin
nON
t t t nsr V V 3 5 1 5
920 10 3 5 5 15 5 17. . • • ln . ln .
L
OUTV
22
Familias lógicas: CMOS comportamiento eléctrico dinámico
Análisis de los tiempos de transición
VDD
Gnd
VIN
Rn
Rp
CL
Tiempo de bajada
V V eout DDt R CnON L •
Ejemplo numéricoDatos: V =1.5V
V =3.5VR =100C =100pF
OLmax
OHmin
nON
t t t nsf V V 1 5 3 5
910 10 3 5 5 15 5 8 5. . • • ln . / ln . .
L
OUTV
23
Familias lógicas: CMOS comportamiento eléctrico dinámico
Retardo de propagación
Se define como el tiempo que transcurre desde que seproduce un cambio en la señal de entrada hasta que éstese refleja en la salida
Se suele dar desde el punto medio del flanco de subida o bajada de forma que se eliminan en lo posible los tiemposde transición
En caso de que se cargue una puerta en exceso los tiemposde transición harán incrementar el retardo de propagación.
t Retardo de propagación cuando la salida pasa de nivel alto a nivel bajopHL
pLHt Retardo de propagación cuando la salida pasa de nivel bajo a nivel alto
24
Familias lógicas: CMOS comportamiento eléctrico dinámico
Retardo de propagación
tpHL
tpHL
tpLH
tpLH
25
Familias lógicas: CMOS comportamiento eléctrico dinámico
1.-Se consume potencia cuando hay paso de corriente desde alimentación a tierra cuando la tensión de entrada está lejos de la alimentación y la tierra, es decir en las transiciones.
P C V fT PD DD • •2
Frecuencia de las transicionesTensión de
alimentación
Tiene magnitud de capacidad aunqueno lo es. Viene dadopor el fabricante
Esta fórmula deja de ser correcta cuando las transiciones son muy lentas. Los fabricantes dan un tiempo máximo para estasde forma que si se excede, el valor de C no es correctoPD
26
Familias lógicas: CMOS comportamiento eléctrico dinámico
2.-Se consume potencia cuando cargamos la carga capacitiva a la salida. Esta capacidad es debida a las conexiones y a la impedancia de carga.
P C V fL L DD • •2
Frecuencia de las transicionesTensión de
alimentaciónCapacidad que cargala salida de la puertalógica.
P C C V fD PD L DD • •2
Potencia total
27
VOUT
VIN
5.0
0.02.1 2.9 5.0
Familias lógicas: CMOS
Dispositivos con entrada Schmitt-Trigger
Función de Transferencia
Este tipo de dispositivos son más inmunes al ruido y son usadasordinariamente para señales en líneas de transmisión.
Símbolo de un inversorSchmitt-Trigger
28
Familias lógicas: CMOS
Dispositivos con salida Three-State
Puerta NOR
A
B
A B
Enable
EnableSalida
A
BZ
Enable
Símbolo de una puerta NANDcon Enable
29
Familias lógicas: CMOS
Dispositivos con salida Three-State
Tabla de verdad
0 0 0 Z 0 0 1 Z 0 1 0 Z 0 1 1 Z 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 0
Z significa Alta ImpedanciaPuerta NOR
Enable A B SalidaA
B
A B
Enable
EnableSalida
30
Familias lógicas: CMOS
Salidas en colector abierto
A
B
NAND
VDD
Gnd
VOUT
Tabla de verdad
A B Salida 0 0 Abierta 0 1 Abierta 1 0 Abierta 1 1 0
A
BZ
Símbolo de una puerta NANDcon salida en colector abierto
31
Familias lógicas: CMOS
Salidas en colector abierto
A
B
NAND
VDD
Gnd
VOUT
Para el funcionamiento de estas puertas debe conectarse una resistencia de pull-up
El valor de la resistencia que pongamos va a fijar:
OHmaxI =(V -V )/R
R ·C tpLH
pull-upDD OHmin
pull-up carga
Su valor máximo vendrá fijado por:
OLmaxI =VDD/R pull-up
32
Familias lógicas: TTLCaracterísticas diferenciadoras respecto a CMOS
Los transistores usados son bipolares, esto implica: corrientes de entrada mucho mayores consumo de potencia en estática
¿mayor velocidad?
Niveles lógicosindicativos parapuertas TTL
VDD
VIHmin (2.0V)
VILmax (0.8V)
Gnd
Nivel alto, 1VOHmin (2.7V)
VOLmax (0.5V)Nivel bajo, 0
Podemos apreciar en los niveles lógicos, que no son simétricos
33
Compatibilidad entre CMOS y TTL
-Hay una diferencia apreciable entre los niveles lógicos de ambos tipos de dispositivos.
-Cuando cargamos una puerta CMOS con una TTL estamos exigiendo mayor corriente y por lo tanto los niveles lógicos de salida disminuyen
-Las características que ofrecen los fabricantes, tanto para IOLmax y IOHmax
como para VOLmax y VOHmin dependen del tipo de puerta con que estemos cargando.
Ejemplo: Familia HC con VDD=5.0V
Carga CMOS Carga TTL
IOLmaxC 0.02 mAVOLmaxC 0.1 VIOHmaxC -0.02 mAVOHminC 4.9 V
IOLmaxT 4 mAVOLmaxT 0.33 VIOHmaxT -4 mAVOHminT 4.3 V
34
Compatibilidad entre CMOS y TTL
Gnd
VDD
VIHmin (2.0V)
VILmax (0.8V)
Nivel alto, 1VOHmin (2.7V)
VOLmax (0.5V)Nivel bajo, 0
VDD
VIHmin(3.5V)
VILmax(1.5V)
Gnd
Nivel alto, 1
Nivel bajo, 0
VOHmin(4.3V)
VOLmax(0.33V)
TTL
CMOS
35
Compatibilidad entre CMOS y TTL
Familias CMOS actuales
HC y HCT
Las siglas significan High-speed CMOS yHigh-speed CMOS TTL-compatible
AC y ACT
Son mucho más rápidas que las anteriores y eliminan el problema de la poca cantidad de corriente a la salida que eran capaces de suministrar HC y HCT sus siglas significan Advanced CMOS y Advanced CMOS TTL-compatible
La única diferencia de los dispositivos TTL compatibles con los que no lo son radica en los niveles lógicos a la entrada.
4000Son las primeras pero están en desuso, admiten gran rangode alimentaciones y son muy robustas pero muy lentas.
36
Compatibilidad entre CMOS y TTL
Familias CMOS actuales
FCT y FCT-T
Salió a principios de esta década reduce el consumo de potencia y disminuye los retardos. Ambas son TTLcompatibles, la diferencia radica en que la segundareduce el nivel de salida a nivel alto (como las TTL),reduciendo así más el consumo de potencia.
ImportanteFCT, FCT-T
AC, ACT
HC, HCT
Prestaciones - Velocidad - Consumo
Precio
37
Compatibilidad entre CMOS y TTL
Familias TTL actuales
S
LS
AS
ALS
F
Shottky TTL
Low-power Shottky TTL
Advanced Shottky TTL
Advanced Low-power Shottky TTL
Fast TTL
38
Compatibilidad entre CMOS y TTL
Nivel alto
Nivel bajo
Salidas
VOHmin
OLmaxV
HC, HCT 3.98
AC, ACT 3.94
LS, S , ALS, AS 2.7
LS, S , ALS, AS 0.5
AC, ACT 0.37
HC, HCT 0.33
5.0V
Entradas
VIHmin
ILmaxV
3.15 HC, AC
Margen de ruidoa nivel alto
2.0 LS, S, ALS, AS, HCT, ACT
0.8 LS, S, ALS, AS, HCT, ACT
Margen de ruidoa nivel bajo
1.35 HC, ACZona no válida
39
Familias lógicas: ECL
Produce diferencias de tensión pequeñas, menores de 1 voltio, entre los niveles alto y bajo.
Sus niveles de alimentación son 0V y entre -4.5 y -5.2V
V -0.810IHmax
V -1.105IHmin
V -1.475ILmax
V -1.850ILmin -1.850 VOLmin
-1.630 VOLmax
-0.980 VOHmin
-0.810 VOHmax
Las potencias consumidas son altas >20mW por puerta
Los retardos y tiempos de transición son muy bajos 1ns
40
Familias lógicas: Generalidades
Modelo de caja negra: Los parámetros descritos anteriormente van aser útiles para cualquier familia lógica, no necesitamos saber como está estructurado internamente un dispositivo sino cuales son sus parámetros de funcionamiento.
...
Entradas Salidas
Alimentación
Alimentación
VIHmin
VILmax
IIHmax
IILmax
VOHmin
VOLmax
tPLH
tPHL
IOLmax
IOHmax
Fanout
CINtyp