7/23/2019 Digitales-Informe Previo 1
1/16
Facultad de Ingeniera Elctrica y Electrnica
2013-I
LABORATORIO SISTEMAS DIGITALES I
EE-635M
1er Laboratorio Algebra de Boole
7/23/2019 Digitales-Informe Previo 1
2/16
Universidad Nacional de Ingeniera
Facultad de Ingeniera Elctrica y Electrnica
Laboratorio de Sistemas Digitales I EE635M - 2 -
ALGEBRA DE BOOLEEXPERIENCIA #1
I. Objetivo.1. Identificar los circuitos integrados de tecnologa digital.2. Comprobar el funcionamiento de los circuitos integrados TTL y CMOS.3. Uso del manual de circuitos integrados y la terminologa empleada.
II. Fundamento terico.1. Familias lgicas de los circuitos integrados
Una familia lgica es un conjunto de componentes digitales que
comparten una tecnologa comn de fabricacin y tienen estandarizadas
sus caractersticas de entrada y salida, es decir, son compatibles unos
con otros.
Como consecuencia de la estandarizacin, la interconexin entre
dispositivos lgicos de una misma familia es particularmente sencilla y
directa, no requiere de etapas adicionales de acoplamiento.
1.1.Familia de los TTLLa familia lgica TTL es quizs la mas antigua y comn de todas
las familias lgicas de circuitos integrados digitales. La mayor parte
de los chips SSI y MSI se fabrican utilizando tecnologa TTL.
Los circuitos integrados TTL implementan su lgica interna,
exclusivamente a base de transistores NPN y PNP, diodos y
resistencias.
7/23/2019 Digitales-Informe Previo 1
3/16
Universidad Nacional de Ingeniera
Facultad de Ingeniera Elctrica y Electrnica
Laboratorio de Sistemas Digitales I EE635M - 3 -
La primera serie de dispositivos digitales TTL fue lanzada por
Texas Instruments en 1964. Los chips TTL se usan en toda clase de
aplicaciones digitales, desde el mas sencillo computador personal
hasta el mas sofisticado robot industrial. Los circuitos TTL son
rpidos, verstiles y muy econmicos.
La familia TTL est disponible en dos versiones: la serie 54 y la
serie 74, la primera se destina a las aplicaciones militares y la
segunda a aplicaciones industriales y de propsito general. La
familia TTL o bipolar se divide en las siguientes categoras o
subfamilias bsicas:
TTL STANDART. TTL SHOTTKY (S). TTL DE BAJA POTENCIA (L). TTL SHOTTKY DE BAJA POTENICA (LS). TTL DE ALTA VELOCIDAD (H). TTL SHOTTKY AVANZADO (AS). TTL SHOTTKY DE BAJA POTENCIA AVANZADA (ALS).
Otra familia bipolar muy popular es la ECL (lgica de emisor
acoplado). Los dispositivos de esta familia se caracterizan por surapidez, pero consumen mucha potencia, son costosos y su
manufactura es relativamente compleja. Su uso se limita a
aplicaciones de muy alta velocidad.
1.2.Caracterstica de los circuitos integrados TTLLas caractersticas que mas se notan de los circuitos integrados de
la familia TTL, los estndares son los siguientes:
Alta velocidad de operacin. Pueden trabajar con frecuencias de
18MHz a 20MHz. La velocidad de operacin se expresa casi siempre
en trminos del tiempo o retardo de propagacin del C.I.
El tiempo o retardo de propagacin de un circuito digital es el
tiempo que toma un cambio lgico en la entrada en propagarse a
travs del dispositivo y producir un cambio lgico en la salida.
Los tiempos de propagacin en TTL normalmente del orden de 2 a
30 nanosegundos por compuerta. Alta disipacin de potencia, es unadesventaja asociada con la alta velocidad de operacin. En general,
7/23/2019 Digitales-Informe Previo 1
4/16
Universidad Nacional de Ingeniera
Facultad de Ingeniera Elctrica y Electrnica
Laboratorio de Sistemas Digitales I EE635M - 4 -
cuanto mas rpido sea un circuito, mas potencia consume y
viceversa. La mayora de los circuitos TTL disipan tpicamente, de 1
a 25 mw por compuerta.
Tensin de alimentacin nominal de +5V. Los circuitos TTL en
general pueden operar con tenciones de CC entre 4.75 V y 5.25V,
pero el valor nominal de la tensin de trabajo es +5V, por esta
razn, los aparatos que incluyen circuitos integrados TTL se deben
alimentar con una fuente regulada de 5V. El mximo voltaje
positivo que puede aplicarse a una entrada TTL es +5.5V y el
mximo negativo es -0.5V, al excederse estos parmetros, los
dispositivos TTL generalmente se destruyen.
III. Materiales y configuracin a emplearse en la experiencia.
1. Materiales.
NOMBRE CANTIDADFuente de alimentacin regulada
variable +5VDC 1
Protoboard 2
Alicate de punta 1
Cable telefnico para conexiones ----------
Resistencia de 330 ----------
Diodos LED -----------
2. Circuitos integrados.
CANTIDAD CODIGO FAMILIA DESCRIPCION6 74LS00 TTL NAND de dos entradas
6 74LS02 TTL NOR de dos entradas
7/23/2019 Digitales-Informe Previo 1
5/16
Universidad Nacional de Ingeniera
Facultad de Ingeniera Elctrica y Electrnica
Laboratorio de Sistemas Digitales I EE635M - 5 -
5 74LS04 TTL NOT INVERSOR
4 74LS08 TTL AND de dos entradas
3 74LS32 TTL OR de dos entradas
3 74LS86 TTL OR EXCLUSIVO
3 7401 TTL NAND de dos entradas O.C.
3 7405 TTL Hex INVERSOR O.C.
3 7409 TTL AND de dos entradas O.C.
3 7433 TTL NOR BUFFER O.C.
3 74125 TTL BUFFER TRI STATE
3 74126 TTL BUFFER TRI STATE
2 555 TIMER
IV. Procedimiento.1. Del manual de C.I. defina lo siguiente:
1.1. Niveles lgicos TTL.En los circuitos digitales es muy comn referirse a las entradas y
salidas que estos tiene como si fueran altos y bajos, es decir
niveles lgicos altos o bajos. A la entrada se le asocia el nivel alto,
es decir 1 y a la salida se le asocia un nivel bajo, es decir 0.
Los diferentes circuitos integrados trabajan con valores de
entrada y salida que varan de acuerdo a la tecnologa del circuito
integrado, por ejemplo:
Nivel de tensin TTL HCBajo (0) 0v0.8v 0v1v
Alto (1) 2v5v 3.5v5v
7/23/2019 Digitales-Informe Previo 1
6/16
Universidad Nacional de Ingeniera
Facultad de Ingeniera Elctrica y Electrnica
Laboratorio de Sistemas Digitales I EE635M - 6 -
1.2. Niveles lgicos CMOS.Cuando las salidas CMOS manejan solo entradas CMOS, los
niveles de voltaje de la salida puede estar muy cercanos a 0v para
el estado bajo, y a VDD para el estado alto. Esto es resultado
directo de la alta resistencia de entrada de los dispositivos CMOS,
que extrae muy poco corriente de la salida a la que est
conectada.
De esta forma, cuando un CMOS funciona con VDD =5v, acepta
voltaje de entrada menor que VIL(max)=1.5v como bajo y cualquier
voltaje de entrada mayor que VIL(min)=3.5v como alto.
VOL(max) 0vVOL(max) VDDVOL(max) 30%VDDVOL(max) 70%VDD
1.3. Inmunidad al ruido.Mide la sensibilidad de un circuito digital al ruido
electromagntico ambiental. La inmunidad al ruido es una
consideracin importante en el diseo de sistemas que deben
trabajar en ambientes ruidosos como automviles, maquinas,
circuitos de control industrial, etc.
1.4. Margen de ruido.Es el lmite de tensin de ruido admisible a la entrada delelemento lgico, sin registrar cambios en el estado de la salida.Existen dos mrgenes de un ruido, uno para el estado lgico unoy otro para el estado lgico cero.
7/23/2019 Digitales-Informe Previo 1
7/16
Universidad Nacional de Ingeniera
Facultad de Ingeniera Elctrica y Electrnica
Laboratorio de Sistemas Digitales I EE635M - 7 -
1.5. Disipacin de potencia.Es la potencia suministrada necesaria para operar la compuerta,
este parmetro se expresa en milivatios (mW) y representa la
potencia real designada por la compuerta. Un C.I. con cuatro
compuertas exigir de la fuente cuatro veces la potencia disipada
por cada compuerta. En un sistema dado puede haber muchos
circuitos integrados y sus potencias deben tenerse en cuenta. El
poder total disipado en un sistema es la suma total del poder
disipado de todos los C.I.
1.6. Retardo de propagacin.Es el tiempo promedio de demora en la transicin de propagacin
de una seal de la entrada a la salida, cuando las seales
binarias cambian de valor. Se expresa en nanosegundos (ns). Las
seales que viajan de las entradas de un circuito digital a las
salidas pasan por una serie de compuertas. La suma de las
demoras de propagacin a travs de las compuertas es la demorade la propagacin del circuito.
1.7. Producto velocidad-potencia.Esta medida es slo til en CMOS ya que es la nica familia
lgica (de las dos estudiadas) cuyo consumo depende de la
velocidad (frecuencia) de operacin. En TTL este producto es
constante respecto de la velocidad. Si se indica es para poder
comparar CMOS y TTL. El producto velocidad-potencia se midetpicamente en pico-Julios (pJ).
7/23/2019 Digitales-Informe Previo 1
8/16
Universidad Nacional de Ingeniera
Facultad de Ingeniera Elctrica y Electrnica
Laboratorio de Sistemas Digitales I EE635M - 8 -
U1A
74LS00D
R1
5k
Key=A50%
V15 V
V1 V2
2. Obtener la curva de transferencia de la puerta NAND a partir del C.I.74LS00.
3. Utilizando el manual de C.I. TTL, verificar en el laboratorio la lgica delfuncionamiento de los siguientes C.I. verificando su tabla defuncionamiento.
7/23/2019 Digitales-Informe Previo 1
9/16
Universidad Nacional de Ingeniera
Facultad de Ingeniera Elctrica y Electrnica
Laboratorio de Sistemas Digitales I EE635M - 9 -
74LS00NAND de dos entradas
A B X01 0 0 102 0 1 103 1 0 104 1 1 0
74LS02NOR de dos entradas
A B X01 0 0 102 0 1 003 1 0 004 1 1 0
74LS04NOT
B X01 0 102 1 0
X5
2.5 VU6A
74LS00D
J2
V212 V
R3
220
LED3
X5
2.5 VJ2
V212 V
R3
220
LED3
U6A
74LS02D
X5
2.5 VJ2
V212 V
R3
220
LED3
U6A
74LS04D
7/23/2019 Digitales-Informe Previo 1
10/16
Universidad Nacional de Ingeniera
Facultad de Ingeniera Elctrica y Electrnica
Laboratorio de Sistemas Digitales I EE635M - 10 -
74LS08AND de dos entradas
A B X01 0 0 002 0 1 003 1 0 004 1 1 1
74LS32OR de dos entradas
A B X01 0 0 002 0 1 103 1 0 104 1 1 1
74LS86OR-EXCLUSIVO
A B X01 0 0 002 0 1 103 1 0 1
04 1 1 0
X5
2.5 VJ2
V212 V
R3
220
LED3
U6A
74LS08D
X5
2.5 VJ2
V212 V
R3
220
LED3
U6A
74LS32D
X5
2.5 VJ2
V212 V
R3
220
LED3
U6A
74LS86D
7/23/2019 Digitales-Informe Previo 1
11/16
Universidad Nacional de Ingeniera
Facultad de Ingeniera Elctrica y Electrnica
Laboratorio de Sistemas Digitales I EE635M - 11 -
4. Implementar en el laboratorio el circuito lgico mostrado y haciendo usode una tab la de combinaciones hallar el valor de f(w,x,y,z).
Salida simplificada
5. Obtener la curva de trasferencia de la puerta mostrada en elosciloscopio.
7/23/2019 Digitales-Informe Previo 1
12/16
Universidad Nacional de Ingeniera
Facultad de Ingeniera Elctrica y Electrnica
Laboratorio de Sistemas Digitales I EE635M - 12 -
CASO#1
CAS0#2: Apague la fuente y luego cambie la resistencia de 1Kpor otra de 100 K y observe que ocurre con la curva.
V1
5 Vrms
100 Hz
0
D1
1N4148
R1
1k
U1A
74LS00D
XSC1
A B
Ext Trig+
+
_
_ + _
V1
5 Vrms
100 Hz
0
D1
1N4148
U1A
74LS00D
XSC1
A B
Ext Trig
+
+
_
_ + _
R1
100k
7/23/2019 Digitales-Informe Previo 1
13/16
Universidad Nacional de Ingeniera
Facultad de Ingeniera Elctrica y Electrnica
Laboratorio de Sistemas Digitales I EE635M - 13 -
6. Implementar en el laboratorio el circuito lgico mostrado en la figura,llenar una tabla de combinaciones y determinar S y C. Contrastar losvalores tericos y prcticos.
Ecuaciones lgicas:
Salida C: ()
Salida S: ()
Tabla lgica:
A B C S C0 0 0 0 0 01 0 0 1 1 02 0 1 0 1 03 0 1 1 0 14 1 0 0 1 05 1 0 1 0 16 1 1 0 0 17 1 1 1 1 1
Salida C Salida S
7/23/2019 Digitales-Informe Previo 1
14/16
Universidad Nacional de Ingeniera
Facultad de Ingeniera Elctrica y Electrnica
Laboratorio de Sistemas Digitales I EE635M - 14 -
7. Determine la funcin Boleana de la salida en el circuito mostrado,indicando la tabla de combinaciones. Verificar en el laboratorio sufuncionamiento, donde X es la entrada m s significativa, siguiendo A, B,C en ese orden. Determinar los valores de S y Cv.
Ecuaciones Boleanas:
Salida de Cv:
Salida de S:
Tabla lgica:
)( CBAS
).).()).((( CBXACBCy
7/23/2019 Digitales-Informe Previo 1
15/16
Universidad Nacional de Ingeniera
Facultad de Ingeniera Elctrica y Electrnica
Laboratorio de Sistemas Digitales I EE635M - 15 -
X A B C S Cy0 0 0 0 0 0 01 0 0 0 1 1 02 0 0 1 0 1 03 0 0 1 1 0 14 0 1 0 0 1 05 0 1 0 1 0 16 0 1 1 0 0 17 0 1 1 1 1 18 1 0 0 0 0 09 1 0 0 1 1 1
10 1 0 1 0 1 111 1 0 1 1 0 112 1 1 0 0 1 013 1 1 0 1 0 014 1 1 1 0 0 015 1 1 1 1 1 1
7/23/2019 Digitales-Informe Previo 1
16/16
Universidad Nacional de Ingeniera
Facultad de Ingeniera Elctrica y Electrnica
Laboratorio de Sistemas Digitales I EE635M - 16 -
V. Conclusiones
1. Se observa que en el uso del integrado se debe de tener un cuidado en laproteccin de las diversas conexiones de sus pines para que puedan
desarrollar adecuadamente las propiedades intrnsecas de diseo, por lo
cual se debe de implementar un sistema de proteccin a travs de las
resistencias en el DIP SWITCH como lo muestra la ltima grafica de la
gua de laboratorio.
2. Es importante la adecuada calibracin de la fuente de alimentacin parala polarizacin de los circuitos integrados, ya que al ser su mecanismo de
funcionamiento de tipo TTL, es importante observar cuales son sus
valores lmites para el adecuado funcionamiento segn diseo, y de estemodo no exista un error en el senso que realizara el circuito integrado
segn si su entrada es cero o uno.3. En los anlisis en donde se requiere el uso del osciloscopio para el
anlisis de su salida en frecuencia o ganancia, se observ que el diseo
de los circuitos lograron alcanzar en gran performance el nivel de
simulacin del circuito realizado en MultiSim, cabe resaltar que este
hecho ha sido en gran manera posible por el tipo de cable que se utiliz
en el diseo del circuito, ya que no se sigui el consejo que se dio en la
gua sobre estos conectores sino que se opto por el uso de cables de tipo
niquelado.4. Se ha constatado que para la implementacin de los diferentes circuitos
pedidos en la presente experiencia se uso como fuente de alimentacin
un cargador de celular que fue previamente preparado para el uso del
mismo en el protoboard, pudiendo observar que otorgo una fuente
estable de alimentacin, sin grandes cadas en su valor inicial al ser
conectado a un determinado circuito.5. Se ha visto sumamente adecuado el detalle del uso de una punta digital,
la cual se confeccionada segn el diseo propuesto por la gua del
presente laboratorio, ya que en las ocasiones en donde se presentaron
alguna deficiencia en el funcionamiento del circuito, esta herramienta
sirvi para poder despejar y centralizar los problemas de conexin que se
podran a ver dado y por lo cual el circuito no operaria de la manera
esperada.