Disseny de Circuits i Sistemes Electrónics

Creative Commons License Deed Reconeixement-No comercial-Sense obres derivades 2.5 Espanya

Vost s lliure de:

Copiar, distribuir i comunicar pblicament lobra.

Sota els segents condicionants:

Reconeixement. Sha de referenciar aquesta obra a Ignacio Blzquez - Enginyeria La Salle (Estudis Semipresencials).

No comercial. No es pot utilitzar aquesta obra per a finalitats comercials. Sense obres derivades. No es pot alterar, transformar o generar una obra derivada a partir daquesta.

Quan reutilitzeu o distribuu l'obra, heu de deixar ben clar els termes de la llicncia de l'obra. Alguna d'aquestes condicions pot no aplicar-se si obteniu el perms del titular dels drets d'autor.

No hi ha res en aquesta llicncia que menyscabi o restringeixi els drets morals de l'autor.

Els drets derivats d'usos legtims o altres limitacions reconegudes per llei no queden afectats per l'anterior

Aix s un resum fcilment llegible del text legal (la llicncia completa) disponible en els idiomes segents:

Catal Castell Basc Gallec

CRDITS Autor: Ignacio Blzquez

Editor: Llus Vicent

Coordinaci lingstica: Sara Laso

Revisi lingstica: Mireia Gabernet

Maquetaci: Sara Laso

Disseny de portada: Marc Segarra

Aquesta edici ha comptat amb el suport de lAgncia de Gesti dAjuts Universitaris i de Recerca (AGAUR) de la Generalitat de Catalunya en la Convocatria dajuts a ledici i la difusi de llibres de text o manuals universitaris i llibres cientificotcnics, en suport paper o en suport electrnic, escrits en llengua catalana (DILL 2008).

ISBN: 978-84-935665-9-3

1

NDEX

SESSI1.....................................................................................................................5

1.IntroduccialaMicroelectrnica............................................................................5

1.1Introduccihistrica....................................................................................................51.1.1Elstransistorsdefectedecamp.................................................................................................61.1.2ElsistemaMOS...........................................................................................................................6

SESSI2.....................................................................................................................91.1.3EltransistorMOSFET..................................................................................................................9

SESSI3...................................................................................................................13

1.2FuncidetransfernciaencontnuadelinversorMOS..............................................131.2.1Aplicaci:FuncidetransfernciaencontnuadelinversornMOSambresistncialinealcomacrrega............................................................................................................................................15

SESSI4...................................................................................................................191.2.2FuncidetransfernciaencontnuadelinversornMOSambdiferentstipusdecrregues..19

SESSI5...................................................................................................................231.2.3LinversorCMOS.......................................................................................................................23

SESSI6...................................................................................................................271.2.4Problemes:Funcidetransfernciaencontnua(1)............................................................................27

SESSI7...................................................................................................................311.2.5Problemes:Funcidetransfernciaencontnua(2)............................................................................31

SESSI8...................................................................................................................37

1.3LinversorMOSencommutaci..................................................................................381.3.1TempsdebaixadaitempsdepujadadelsinversorsnMOSiCMOS.........................................391.3.2TempsdepropagacidelretarddelsinversorsnMOSiCMOS................................................401.3.3Freqnciamximaitempsdepropagacidelretarddelinversor........................................40

SESSI9...................................................................................................................431.3.4CapacitatsintrnsequesdelMOSFET........................................................................................43

SESSI10.................................................................................................................471.3.5CapacitatdesortidadelsinversorsMOS..................................................................................47

SESSI11.................................................................................................................511.3.6Problemes:RespostatransitriadelsinversorsMOS(1)..........................................................511.3.7Treball101:SimulacidelarespostatransitriaduninversorMOS(opcional)....................55

SESSI12.................................................................................................................571.3.8Problemes:RespostatransitriadelsinversorsMOS(2)..........................................................57

SESSI13.................................................................................................................63

1.4PortesbsiquesnMOS...............................................................................................631.4.1PortesbsiquesCMOS..............................................................................................................671.4.2Redimensionamentdetransistors............................................................................................69

SESSI14.................................................................................................................731.4.3Problemes:PorteslgiquesnMOSiCMOS...............................................................................73

2

SESSI15.................................................................................................................79

2.SistemesdigitalsambestructuradArray.............................................................79

2.1SistemesdigitalsambestructuradArray...................................................................792.1.1MemriaROM..........................................................................................................................792.1.2Disposicionslgiquesprogramables.........................................................................................81

SESSI16.................................................................................................................832.1.3Dispositiuslgicsprogramables(EPLDs)...................................................................................832.1.4FPGAs........................................................................................................................................85

SESSI17.................................................................................................................872.1.5MemriaRAM...........................................................................................................................872.1.6RegistresdedesplaamentMOSdinmics...............................................................................89

SESSI18.................................................................................................................932.1.7Problemes:Estructuresdigitalsenarray..................................................................................93

SESSI19...............................................................................................................103

3.ConversorsD/AiA/D..........................................................................................103

3.1Introducci..............................................................................................................1033.1.1Principisdeconversidigitalanalgica..................................................................................1033.1.2Principisdeconversianalgicadigital..................................................................................107

SESSI20...............................................................................................................111

3.2.ConversorsA/D.......................................................................................................1113.2.1CaracterstiquesiespecificacionstpiquesdunDAC.............................................................1113.2.2CircuitsconversorsD/Absics................................................................................................114

SESSI21...............................................................................................................1193.2.3ConversorsD/Aambfontsdecorrent....................................................................................1193.2.4ConversorsD/Asegmentats...................................................................................................122

SESSI22...............................................................................................................1253.2.5Polaritzacidelesfontsdecorrent........................................................................................1253.2.6Exemplesdeconversorsreals.................................................................................................1263.2.7Conversorsdelevadaprecisi................................................................................................127

SESSI23...............................................................................................................1293.2.8Problemes:ConversorsD/A(1)..............................................................................................129

SESSI24...............................................................................................................1353.2.9Problemes:ConversorsD/A(2)..............................................................................................135

SESSI25...............................................................................................................141

3.3ConversorsA/D........................................................................................................1413.3.1CaracterstiquesiespecificacionstpiquesdunADC.............................................................1413.3.2TcniquesdeconversiA/D...................................................................................................143

SESSI26...............................................................................................................1453.3.3ConversorsA/Dintegradors:generalitats..............................................................................1453.3.4ConversorA/Dintegradordependentnic...........................................................................1463.3.5ConversorA/Dintegradordedoblependent.........................................................................1473.3.6ConversorA/Dintegradordebalanceigdecrrega...............................................................1483.3.7Errors,caracterstiquesiaplicacionsdelsconversorsintegradors.........................................148

3

SESSI27...............................................................................................................1513.3.8ConversorsA/Dderampadigital............................................................................................1513.3.9ConversorsA/Ddaproximacionssuccessives........................................................................1533.3.10ConversorsA/Dparallel.......................................................................................................1543.3.11ConversorsA/Dsrieparallel..............................................................................................155

SESSI28...............................................................................................................1573.3.12Problemes:ConversorsA/D(1)............................................................................................157

SESSI29...............................................................................................................1633.3.13Problemes:ConversorsA/D(2)............................................................................................163

SESSI30...............................................................................................................171

4.1.IntroduccialsSistemesiDispositiusElectrnicsdePotncia.................................1714.1.1ElectrnicadePotncia.Introducci......................................................................................1714.1.2Dispositiussemiconductorsdepotncia................................................................................1724.1.3Tipusdecircuitselectrnicsdepotncia................................................................................175

SESSI31...............................................................................................................177

4.2Eldiodedepotncia.................................................................................................1774.2.1Caracterstiquestensicorrentdelsdodesdepotncia.......................................................1774.2.2Caracterstiquesderecuperaciinversadeldodedepotncia.............................................1794.2.3Tipusdedodesdepotncia...................................................................................................181

SESSI32...............................................................................................................1834.2.4Efectesdeltempsderecuperaciinversa..............................................................................1834.2.5Associacidedodesensrieienparallel.............................................................................186

SESSI33...............................................................................................................1894.2.6Problemes:DodesdePotncia..............................................................................................189

SESSI34...............................................................................................................195

4.3Eltransistorbipolardepotncia...............................................................................1954.3.1Caracterstiquesencontnuadeltransistorbipolardepotncia............................................1954.3.2Caracterstiquesencommutacideltransistorbipolar..........................................................198

SESSI35...............................................................................................................2014.3.3Controldexcitacidebasedeltransistorbipolardepotncia..............................................2014.3.4Limitacionsdesobrecorrentsisobretensions........................................................................2044.3.5Allamentdelscircuitsdexcitaci...........................................................................................205

SESSI36...............................................................................................................2074.3.6Problemes:TransistorsbipolarsdePotncia..........................................................................207

SESSI37...............................................................................................................211

4.4Eltiristor..................................................................................................................2114.4.1Caracterstiquesimodeldeltiristor.......................................................................................2114.4.2Activaciicommutacideltiristor.........................................................................................2134.4.3Tipusdetiristors.....................................................................................................................215

SESSI38...............................................................................................................219

4.5Tcniquesdecommutacideltiristor.......................................................................2194.5.1Commutacinaturaldeltiristor.............................................................................................2194.5.2Commutaciforada:autocommutaci.................................................................................221

SESSI39...............................................................................................................223

4

4.5.3Commutaciimpulsada..........................................................................................................2234.5.4Commutacipolsadaressonant.............................................................................................226

BIBLIOGRAFIABSICA............................................................................................229

BIBLIOGRAFIACOMPLIMENTRIA..........................................................................229

GLOSSARI...............................................................................................................231

5

SESSI 1 Nom: Lestructura MOS Tipus: terica Format: no presencial Durada: 2 hores Dedicaci: 2 hores Treball a lliurar: no Material:

o Bibliografia bsica: [Kang1999] [Blzquez1998]

o Bibliografia complementria: [Uyemura1988]

OBJECTIUS En aquesta sessi veurem una breu introducci al mn de la microelectrnica i analitzarem lestructura MOS (Metall-xid-Semiconductor), base dels transistors MOSFET, per tal dentendre desprs el comportament daquests transistors, en els quals es basen la majoria dels sistemes digitals davui.

CONTINGUTS En aquesta sessi veurem tres apartats del tema actual, en els quals revisarem levoluci dels sistemes digitals integrats i les caracterstiques principals dels transistors defecte de camp (FET), que els fan preferibles davant altres tipus de dispositius per certes aplicacions digitals integrades. Ens centrarem en lestructura base dels transistors MOSFET, lestructura MOS, i en el seu comportament davant de diferents tipus de polaritzaci.

1. Introducci a la Microelectrnica

1.1 Introducci histrica En aquest apartat veurem de forma resumida levoluci dels sistemes digitals integrats durant les ltimes dcades.

Evoluci dels Circuits Integrats

Des de la creaci del transistor fins avui, levoluci dels circuits integrats (CIs) ha estat espectacular. Aquesta evoluci, traduda en un increment constant del nombre de transistors per xip, ha estat deguda a una constant innovaci tecnolgica i en les metodologies de disseny i simulaci dels sistemes.

6

Cada poca ha estat marcada per una tecnologia diferent de fabricaci de circuits integrats, permetent un increment de les seves capacitats i la possibilitat dimplementar aplicacions cada cop ms complexes.

[Kang1999] pgines 1-5. [Blzquez1998] pgines 5-6.

1.1.1 Els transistors defecte de camp En aquest apartat veurem els tipus, caracterstiques principals i estructura bsica dels transistors MOSFET.

El transistor defecte de camp: tipus i caracterstiques principals

Existeixen dos tipus de transistors defecte de camp (FET): el JFET (Junction Field Effect Transistor) i el MOSFET (Metal Oxide Semiconductor Field Effect Transistor), essent aquest ms adequat per a la implementaci de sistemes digitals integrats. Els transistors MOSFET tenen una srie davantatges i dinconvenients respecte del transistor bipolar (BJT, Bipolar Junction Transistor), emprat tamb en la implementaci dalguns sistemes digitals integrats. Segons els tipus de MOSFETs emprats en la fabricaci de circuits integrats, parlarem de diferents tecnologies MOS: pMOS, nMOS i CMOS.

[Kang1999] pgines 47. [Blzquez1998] pgines 6-7.

1.1.2 El sistema MOS En aquest apartat estudiarem lestructura i les caracterstiques principals del sistema MOS, i el seu comportament en funci de la polaritzaci aplicada.

Estructura del sistema MOS

Anomenem sistema MOS a una estructura de tres capes superposades: la superior de metall, la intermdia dxid i la inferior de semiconductor. Cadascun daquests materials t les seves propietats elctriques, que faran que tot el conjunt es comporti de manera diferent segons com el polaritzem.

7

[Uyemura1988] pgines 1-3 (figura 1.1). [Blzquez1998] pgines 7-8.

Capacitat per unitat drea de lestructura MOS

Una propietat elctrica important daquesta estructura s la capacitat que presenta. Podem pensar que es tracta de dos "conductors" (capes de metall i de semiconductor) allats per un dielctric (capa dxid). Aix ens permet calcular la capacitat per unitat drea, oxC , a partir de la dun condensador pla.

[Kang1999] pgines 48-51 (figura 3.1). [Uyemura1988] pgines 3-4.

[Blzquez1998] pgines 8-9.

Polaritzaci de lestructura MOS

Si agafem el potencial del substrat (capa semiconductora) com a referncia, segons la magnitud i polaritat de la tensi aplicada al terminal de porta (capa de metall) trobem diferents comportaments elctrics de lestructura MOS. Si la tensi aplicada en el terminal de porta, GV , s negativa, es produeix una acumulaci de portadors majoritaris en la superfcie del substrat. Anomenem a aquesta regi de funcionament dacumulaci o denriquiment. Si la tensi aplicada en el terminal de porta s positiva i de petita magnitud, es produeix una deplexi de portadors majoritaris en la superfcie del substrat cap a la seva zona inferior, restant la superfcie del substrat sense portadors mbils de crrega. Anomenem aquesta regi de funcionament de deplexi o dempobriment i tant la profunditat de lanomenada zona de deplexi com la crrega acumulada en aquesta zona depenen de la magnitud del potencial aplicat en el terminal de porta. Si la tensi GV supera un cert valor, la profunditat de la zona de deplexi ja no augmenta ms, i lincrement de camp elctric s ara suportat per una acumulaci de portadors de crrega minoritaris del substrat en la seva superfcie, donant lloc a una capa dinversi elctrica (portadors de signe invers als majoritaris en aquest tipus de semiconductor). Anomenem aquesta regi de funcionament dinversi, i podem trobar lexpressi de la tensi llindar necessria en el terminal de porta per que es produeixi,

TOV , en funci dels parmetres dels materials que formen lestructura MOS.

[Kang1999] pgines 52-55, 58-59, 61-62. [Uyemura1988] pgines 4-10 (figures 1.2, 1.3, 1.4 i 1.5).

8


Efectes de la polaritzaci del substrat

Si polaritzem el substrat amb una diferncia de potencial externa aplicada entre la seva superfcie i la seva zona inferior, la tensi llindar necessria en el terminal de

porta per produir la inversi elctrica canvia, essent la nova tensi llindar TV la que tenem en absncia de polaritzaci del substrat, TOV , ms un increment que depn de la tensi de polaritzaci del substrat i de propietats elctriques de lestructura MOS.

[Kang1999] pgines 59-60. [Uyemura1988] pgines 10-11 (figura 1.6).

[Blzquez1998] pgines 11.

RESUM En aquesta sessi hem donat una visi general de levoluci dels circuits integrats durant les ltimes dcades i hem estudiat les caracterstiques elctriques principals de lestructura metall-xid-semiconductor en qu es basen els transistors MOSFET.

9

SESSI 2 Nom: El Transistor MOSFET Tipus: terica Format: no presencial Durada: 2 hores Dedicaci: 3 hores Treball a lliurar: no Material:

o Bibliografia bsica: [Kang1999]

o Bibliografia complementria: [Blzquez1998] [Uyemura1988]

PRECEDENTS Hem estudiat les bases del comportament elctric de lestructura metall-xid-semiconductor en la qual es basa el funcionament dels transistors MOSFET, i lhem caracteritzada per un conjunt de parmetres que depenen de la geometria i les propietats dels materials que la formen.

OBJECTIUS En aquesta sessi haurem dentendre el funcionament i comportament dels diferents tipus de transistor MOSFET, i caracteritzar aquest comportament mitjanant un conjunt dequacions que ens permetran relacionar el corrent del dispositiu en funci de les diferncies de potencial aplicades als seus terminals.

CONTINGUTS En aquesta sessi estudiarem lestructura, el funcionament i les equacions bsiques del transistor MOSFET, diferenciant els diferents tipus: de canal n i de canal p; denriquiment (acumulaci) i dempobriment (deplexi). Ens centrarem sobretot en lestudi i comprensi del comportament del transistor MOSFET de canal n i enriquiment, indicant les diferncies en el funcionament dels altres respecte daquest, per poder desprs analitzar circuits implementats amb aquests tipus de transistors.

1.1.3 El transistor MOSFET En aquest apartat veurem lestructura fsica dun transistor MOSFET, els tipus de transistors MOSFET, les seves regions de polaritzaci i les equacions que relacionen el corrent i les tensions aplicades en aquest dispositiu.

10

Estructura del transistor MOSFET

Lestructura dun transistor MOSFET es basa en lestructura metall-xid-semiconductor, a la qual afegim dues regions laterals de semiconductor fora dopat amb impureses de tipus oposats a les de la capa semiconductora. La capa de metall (o polisilici) defineix el terminal de porta (gate) del transistor, i la capa semiconductora inferior, el terminal de substrat (bulk). Les regions laterals de semiconductor fora dopat defineixen els terminals de drenador (drain) i font (source), essent aquests dos terminals intercanviables. s important tenir en compte la geometria i les dimensions de les diferents regions, sobre tot la longitud (L) i lamplada (W) del canal, ja que influiran de forma decisiva en el comportament elctric del transistor.

[Kang1999] pgines 55. [Uyemura1988] pgines 12-13 (figura 1.7).


MOSFET de canal n (nMOS) i MOSFET de canal p (pMOS)

Si el substrat del transistor s de semiconductor tipus p, diem que el transistor s de canal n, ja que, com veurem ms endavant, la capa dinversi elctrica que es produir en la superfcie del substrat, sota certes condicions de polaritzaci del transistor, i que anomenarem canal, ser rica en electrons (tipus n). Pel contrari, si el substrat s de material semiconductor tipus n, el transistor s de canal p.

[Kang1999] pgines 56. [Uyemura1988] pgines 12-13,139-140 (figures 1.7 i 3.24).

[Blzquez1998] pgines 12,17-18,42.

MOSFET de canal n i enriquiment (acumulaci). Funcionament

Lestructura que hem vist fins ara es correspon a la dun transistor de canal n i enriquiment (Enhancement Mode MOSFET o E-Mode MOSFET). Si agafem com a referncia el potencial en el terminal de substrat ( )0=BV i suposem que no existeix polaritzaci del substrat ( )0== BS VV , segons el potencial aplicat en el terminal de porta ( )GV , lestructura MOS queda polaritzada en les regions dacumulaci, deplexi o inversi que hem estudiat a la sessi anterior. Si la tensi en el terminal de porta respecte la del terminal de font s inferior a la tensi llindar que produeix la capa dinversi elctrica en la superfcie del substrat

11

( )TOGS VV < diem que el transistor est en zona de tall, i no s possible la circulaci de corrent entre els terminals de drenador i font. Si TOGS VV > , apareix la capa dinversi a la superfcie del substrat, que anomenarem canal, essent ara possible la circulaci de corrent entre els terminals de drenador i font. En funci de la magnitud de la diferncia de potencial entre els terminals de drenador i

font, DSV , es poden distingir dos comportaments diferents quan existeix canal. Si

TOGSDS VVV < , el canal existeix en tota la regi de porta i es comporta de forma semblant (no igual) a la duna resistncia hmica, pel que diem que el transistor est polaritzat en la zona hmica de les seves caracterstiques. Si TOGSDS VVV > , es produeix una estrangulaci del canal i el transistor treballa en la zona de saturaci. Quan existeix polaritzaci del substrat ( )0= SBBS VVV hem de tenir en compte que la tensi llindar passa a ser TV en comptes de TOV .

[Kang1999] pgines 55-58, 64-66. [Uyemura1988] pgines 14-18 (figures 1.8 i 1.9).


MOSFET de canal n i enriquiment (acumulaci). Equacions

A partir dun model bidimensional de lestructura del canal dun transistor MOSFET i comparant el seu comportament amb el duna resistncia, es pot obtenir una relaci entre el corrent de drenador i les diferncies de potencial aplicades entre els terminals del transistor, quan aquest est polaritzat en la seva zona hmica. Aquest corrent creix amb DSV , fins que sarriba a la saturaci del transistor, moment a partir del qual podem suposar que el corrent de drenador roman constant amb DSV , encara que si volem una aproximaci millor, podem considerar que el corrent creix linealment amb la diferncia de potencial entre drenador i font. Si el transistor est en tall, podem considerar, menyspreant els corrents de fuites, que el corrent de drenador s nul. En aquestes equacions i en els seus marges de validesa, apareixen parmetres que depenen de la geometria i de la tecnologia de fabricaci dels transistors, com sn el parmetre de transconductncia del procs ( )'k , el parmetre de transconductncia del transistor ( ) , la tensi llindar i el factor de modulaci en la longitud del canal ( ) .

[Kang1999] pgines 66-77.

[Uyemura1988] pgines 22-29.

12


MOSFET dempobriment (deplexi)

Mitjanant un procs dimplantaci dions en la superfcie del substrat durant el procs de fabricaci del transistor MOSFET podem modificar-ne la tensi llindar, fins i tot canviant-la de signe. Aix vol dir que hem creat un canal que existeix fins i tot sense tensi aplicada al terminal de porta. A aquest tipus de transistor se lanomena dempobriment o deplexi (Depletion Mode MOSFET o D-Mode MOSFET), i es pot aconseguir que desaparegui el canal (i es talli el transistor) aplicant en el terminal de porta tensions de polaritat oposades a les que fiem servir per crear canal en un transistor denriquiment o acumulaci. Podem comprovar que, tret del canvi de signe en la tensi llindar, les equacions per un transistor MOSFET dempobriment sn les mateixes que per un transistor denriquiment.

[Kang1999] pgines 62-63.

[Uyemura1988] pgines 35-42 (figura 1.22). [Blzquez1998] pgines 18-20.

RESUM En aquesta sessi hem explicat lestructura i el funcionament dels diferents tipus de transistors MOSFET i lhem quantificat mitjanant un conjunt dequacions que relacionen el corrent de drenador amb les diferncies de potencial aplicades al transistor i els seus parmetres tecnolgics i geomtrics.

13

SESSI 3 Nom: Linversor MOS. Funci de transferncia en contnua (1) Tipus: terica Format: no presencial Durada: 2 hores Dedicaci: 2 hores Treball a lliurar: no Material:



PRECEDENTS En la sessi anterior, hem estudiat lestructura, el funcionament i les equacions dels transistors MOSFET, distingint entre els diferents tipus de transistors segons el tipus de canal i el signe de la tensi llindar.

OBJECTIUS En aquesta sessi comenarem a estudiar el circuit digital ms bsic implementat amb transistors MOSFET, linversor lgic. Haurem dentendre les bases del funcionament dun inversor nMOS quant a la seva funci de transferncia en contnua (relaci entre la tensi de sortida i la tensi dentrada), per poder, en sessions posteriors, analitzar i comparar diferents configuracions inversores.

CONTINGUTS En aquesta sessi estudiarem la funci de transferncia en contnua (VTC; Voltage Transfer Curve) dun inversor MOS, comparant-la amb la dun inversor ideal, i introduint un conjunt de punts (voltatges crtics) que ens ajudaran a caracteritzar linversor duna forma senzilla.

1.2 Funci de transferncia en contnua de linversor MOS

En aquest apartat estudiarem els conceptes bsics que ens ajudaran a caracteritzar un inversor MOS qualsevol en funci de la relaci entre la seva tensi de sortida i la seva tensi dentrada.

Linversor ideal. Funci de transferncia en contnua

Un inversor ideal es caracteritza per una funci de transferncia en contnua amb noms dos possibles valors de tensi de sortida iguals als nivells dalimentaci del

14

circuit en funci de si la tensi dentrada s inferior o superior a la meitat de la tensi dalimentaci.



Linversor nMOS real. Estructura

Un inversor nMOS real simplementa amb un transistor MOSFET de canal n i enriquiment que fa la funci delement excitador (driver), lestat del qual es controla directament amb la tensi dentrada. Aquest transistor va acompanyat duna crrega (load), on es produir una caiguda de tensi o no en funci de lestat del transistor MOSFET.

[Kang1999] pgines 142-143. [Uyemura1988] pgines 80,82 (figura 3.1).


Linversor nMOS real. Funci de transferncia en contnua

Un inversor real es caracteritza per una funci de transferncia en la qual es pot donar qualsevol tensi de sortida comprs entre els marges dalimentaci del circuit, depenent la forma concreta del tipus de transistors emprats i de la seva polaritzaci. Aquesta funci de transferncia s decreixent (a major tensi dentrada, menor tensi de sortida), i el nostre objectiu ser analitzar-la per veure linfluencia dels parmetres dels transistors en la seva forma, per tal de, a lhora de dissenyar, intentar aconseguir un inversor el ms proper possible a lideal.


Voltatges crtics

Lexpressi de la funci de transferncia en contnua, ( )inout VfV = , pot arribar a ser molt complicada i poc manejable, donades les diferents relacions obtingudes en funci de les zones de treball dels transistors. Per aix es defineixen un conjunt de voltatges crtics que permeten donar una visi simplificada del conjunt de la funci de

transferncia. Aquests voltatges crtics sn cinc: el nivell alt de tensi de sortida ( )OHV ,

15

el nivell baix de tensi de sortida ( )OLV , la tensi llindar de linversor ( )thV , el nivell baix de tensi dentrada ( )ILV i el nivell alt de tensi dentrada ( )IHV .



Marges de soroll

En funci dels voltatges crtics que hem definit anteriorment sobre la funci de transferncia, es defineixen un conjunt de marges de soroll, que mesuren la immunitat del nostre inversor al soroll present superposat al senyal til.

[Kang1999] pgines 146-148. [Uyemura1988] pgines 84-85,88-89 (figura 3.4).


1.2.1 Aplicaci: Funci de transferncia en contnua de linversor nMOS amb resistncia lineal com a crrega En aquest apartat farem aplicaci dall que hem vist al apartat anterior. Per trobar la funci de transferncia dun inversor nMOS que fa servir com a crrega una resistncia lineal (hmica), aix com els seus voltatges crtics. Tamb comentarem quins sn els parmetres de linversor que ms afecten la forma daquesta funci de transferncia.

Anlisi de la VTC

Per analitzar la VTC de linversor, comenarem per tensions dentrada petites ( )TOin VV < de forma que el transistor MOSFET driver estar en zona de tall, i igualant els corrents per la crrega i el driver obtindrem lequaci del primer tram de la VTC. Quan TOin VV > , el driver passar a conducci, i al principi, com que la tensi de sortida ser gran, estar en zona de saturaci. Igualant el corrent del driver en saturaci al de la crrega, obtindrem lequaci del segon tram. Aquesta equaci ser vlida fins que el transistor deixi destar saturat i passi a treballar a la zona hmica ( )TOGSDS VVV = . A partir del valor de tensi dentrada corresponent a aquest canvi de polaritzaci del driver, aquest estar en zona hmica i igualant el corrent de

16

drenador del driver al de la crrega obtindrem lequaci de la VTC en aquest tercer i ltim tram, vlid fins que la tensi dentrada iguali a la tensi dalimentaci.

[Kang1999] pgines 149-150. [Uyemura1988] pgines 91-96.


Clcul dels voltatges crtics de la VTC

Pel clcul de OHV suposarem que TOOL VV < . Aix vol dir que ens trobem al primer tram de la VTC, i de lequaci corresponent a aquest tram podem trobar OHV . Pel clcul de OLV , posarem a lentrada el valor de OHV trobat anteriorment i, si linversor s mnimament bo, com que OHV ser un nivell de tensi alt, probablement el driver es trobar en zona hmica, s a dir, que ens trobem en el tercer tram de la VTC. A partir de lequaci corresponent a aquest tram i fent OHin VV = traurem OLout VV = . s important que ens adonem que el procs requereix la formulaci de certes hiptesis que, fins que no trobem el valor numric del voltatge crtic en qesti no podrem verificar. Si la hiptesi no es verifiqus, haurem de repetir el procs fent una altra hiptesi diferent per la zona de treball del transistor driver. Pel clcul de thV , s fcil comprovar que el driver est polaritzat en la seva zona de saturaci, i podem calcular aquest voltatge a partir de lequaci del segon tram de la VTC fent thoutin VVV == . El clcul dels altres dos voltatges crtics s fora semblant, ja que hem de trobar els punts de la VTC amb pendent -1. La diferncia s que normalment ILV s una tensi petita, propera a TOV , i aquest voltatge es troba en el tram de la VTC en el qual el

driver est saturat, mentre que IHV s una tensi normalment gran, i aquest voltatge es troba habitualment en el tram de la funci de transferncia en el qual el driver est polaritzat en la zona hmica de les seves caracterstiques. A partir de lequaci del tram corresponent, la diferenciem per obtenir la derivada i igualar-la a -1. Aquesta equaci forma sistema amb la prpia equaci de la VTC, i la soluci del sistema ens dna el voltatge crtic buscat. Com sempre, al final haurem de comprovar les hiptesis fetes.



17

Disseny de la VTC. Inconvenients de ls duna resistncia lineal com a crrega

Si ens fixem en les equacions dels diferents trams de la VTC veurem que tenim un nic grau de llibertat per modificar la seva forma i el valor dels voltatges crtics. Aquest parmetre fa referncia a la relaci entre els valors de les resistncies que presenten els dispositius crrega i driver quan estan en conducci: LR . Lanlisi de la influencia daquest parmetre en la forma de la VTC ens porta a la conclusi que cal una gran rea de silici per implementar linversor, degut a lelevat valor de resistncia hmica que cal per obtenir una VTC semblant a la de linversor ideal.



RESUM En aquesta sessi hem explicat com procedir a lanlisi de la funci de transferncia en contnua dun inversor nMOS en general i com calcular-ne els anomenats voltatges crtics, per fer desprs una aplicaci a un inversor nMOS que fa servir com a crrega una resistncia lineal.

19




PRECEDENTS En la sessi anterior hem estudiat lestructura de linversor nMOS i hem vist com obtenir la seva funci de transferncia en contnua. Tamb hem definit un conjunt de voltatges crtics que ens permeten valorar de forma senzilla aquesta funci de transferncia i comparar-la rpidament amb la daltres inversors. Tamb hem obtingut la VTC dun inversor nMOS amb una resistncia lineal com a crrega.

OBJECTIUS En aquesta sessi analitzarem la funci de transferncia en contnua de diferents inversors nMOS en funci del tipus de crrega emprada, que ser un altre transistor MOSFET de canal n, amb diferents possibilitats de polaritzaci. Haurem de ser capaos de calcular la VTC, els seus voltatges crtics i establir unes comparacions bsiques entre els diferents tipus dinversors.

CONTINGUTS En aquesta sessi estudiarem la funci de transferncia en contnua de diferents topologies inversores nMOS segons els diferents dispositius de crrega emprats.

1.2.2 Funci de transferncia en contnua de linversor nMOS amb diferents tipus de crregues En aquest apartat calcularem i compararem les funcions de transferncia en contnua i els voltatges crtics de diferents configuracions inversores nMOS, obtingudes modificant el dispositiu crrega que acompanya el driver de canal n i enriquiment.

20

Inversor nMOS amb MOSFET de canal n i enriquiment saturat com a crrega

Per analitzar la VTC daquest inversor procedirem com hem explicat en el apartat anterior. En aquest cas, tal com est polaritzat el transistor que fa de crrega, podem afirmar que sempre es troba en estat de saturaci i, a ms, el substrat daquest transistor est polaritzat amb una tensi outSBL VV = , pel que la seva tensi llindar dependr de la tensi de sortida ( )( )outTL VV . Aix, per tensions dentrada petites ( )TODin VV < , el driver estar en zona de tall, i igualant el seu corrent al de la crrega en saturaci, obtindrem lequaci del primer tram de la VTC. Quan TODin VV > , el driver passar a conducci, i al principi estar en zona de saturaci. Igualant el corrent del driver en saturaci al de la crrega tamb en saturaci obtindrem lequaci del segon tram. Aquesta equaci ser vlida fins que el driver deixi destar saturat i passi a treballar a la zona hmica ( )TODGSDDSD VVV = . A partir del valor de tensi dentrada corresponent a aquest canvi de polaritzaci del driver, aquest estar en zona hmica i igualant el seu corrent de drenador al de la crrega obtindrem lequaci de la VTC en aquest tercer i ltim tram. Aplicant les definicions i treballant amb les equacions dels trams de la VTC adients, podem obtenir els voltatges crtics de forma semblant a com sha descrit al apartat anterior.

[Kang1999] pgines 160.

[Uyemura1988] pgines 101-109 (figures 3.14 i 3.15). [Blzquez1998] pgines 29-32.

Inversor nMOS amb MOSFET de canal n i enriquiment no saturat com a crrega

Aquesta configuraci t el seu origen en lintent daconseguir un nivell OHV ms proper a DDV que lobtingut amb la configuraci anterior. Per aconseguir-ho, cal polaritzar el transistor crrega en la zona hmica de les seves caracterstiques, i aix ens porta a que la tensi dalimentaci de porta daquest transistor ha de ser superior a un valor mnim: ( )DDTLDDGG VVVV + , on sha tingut en compte que el substrat del transistor crrega, al igual que en el cas anterior, tamb est polaritzat amb una tensi outSBL VV = , pel que la seva tensi llindar dependr de la tensi de sortida ( )( )outTL VV . Per analitzar la VTC daquest inversor procedirem com hem explicat en el cas anterior. En aquest cas, suposant que el transistor que fa de crrega sempre es troba polaritzat en la zona hmica de les seves caracterstiques, obtindrem tamb tres equacions pels tres trams de la VTC, igualant els corrents de drenador dels transistors, on lexpressi

21

del corrent del transistor driver anir canviant a mesura que augmenta la tensi dentrada. Els voltatges crtics els podem obtenir de forma semblant a com sha explicat en els casos anteriors.

[Kang1999] pgines 160. [Uyemura1988] pgines 113-119 (figures 3.16 i 3.17).


Inversor nMOS amb MOSFET de canal n i deplexi com a crrega

Aquesta configuraci t el seu origen en lintent daconseguir un nivell OHV proper a

DDV sense haver dintroduir una segona tensi dalimentaci ( )GGV en el nostre circuit. Aprofitant que un transistor de deplexi est en conducci (existeix canal) quan

0=GSV , podem polaritzar aquest tipus de transistor permanentment en conducci sense haver dintroduir cap font dalimentaci addicional. En aquesta configuraci, el substrat del transistor crrega tamb est polaritzat amb una tensi outSBL VV = , pel que la seva tensi llindar dependr de la tensi de sortida ( )( )outTL VV . Per analitzar la VTC daquest inversor procedirem com hem explicat en els casos anteriors. En aquest cas, el transistor crrega pot treballar tant en la zona hmica com en la zona de saturaci de les seves caracterstiques, cosa que far que en aquest cas la VTC tingui quatre trams en comptes de tres. Les equacions daquests trams les obtindrem igualant els corrents de drenador dels transistors, on les expressions dels mateixos aniran canviant a mesura que augmenta la tensi dentrada. Aix, per tensions dentrada petites ( )TODin VV < , el driver estar en zona de tall i la crrega en hmica; quan TODin VV > el driver passar a saturaci, mentre la crrega romandr en hmica. En aquest punt, en funci dels parmetres dels transistors, a mesura que augmenta la tensi dentrada poden passar dues coses: que primer canvi de zona de treball el driver o que primer ho faci la crrega. En cada cas concret podem deduir el que passa trobant les tensions dentrada per les quals canvia destat cada transistor i mirant quina s menor. Si canvia primer el driver en el tram segent, aquest estar en hmica mentre la crrega seguir en hmica; si canvia primer la crrega, en aquest tram tots dos transistors estaran saturats. Independentment de quin canvi primer, desprs ho acabar fent laltre, i a lltim tram de la VTC el driver estar en hmica i la crrega en saturaci. Els voltatges crtics els podem obtenir de forma semblant a com sha explicat en els casos anteriors.

22

[Kang1999] pgines 161-167. [Uyemura1988] pgines 119-128 (figures 3.19 i 3.20).


RESUM En aquesta sessi hem explicat com procedir a lanlisi de la funci de transferncia en contnua de les diferents configuracions inversores nMOS que fan servir transistors MOSFET com a crrega.

23




PRECEDENTS En les sessions anteriors hem estudiat les diferents topologies inversores nMOS i hem calculat les seves funcions de transferncia en contnua i els seus voltatges crtics.

OBJECTIUS En aquesta sessi analitzarem lestructura de linversor CMOS i calcularem la seva funci de transferncia en contnua i la compararem amb les que havem obtingut fins ara. Veurem quins parmetres dels transistors afecten i de quina forma a la VTC daquest inversor.

CONTINGUTS En aquesta sessi estudiarem lestructura i la funci de transferncia en contnua de linversor CMOS, i en calcularem els voltatges crtics. Tamb analitzarem els parmetres de linversor que nafecten el disseny.

1.2.3 Linversor CMOS En aquest apartat veurem lestructura de linversor CMOS i el seu funcionament, i acabarem calculant la funci de transferncia en contnua daquest inversor i els seus voltatges crtics.

El transistor MOSFET de canal p i enriquiment. Equacions

Igual que succea en un transistor de canal n, un transistor de canal p pot estar polaritzat en diferents regions de funcionament: tall, hmica i saturaci. La deducci de les equacions que relacionen el corrent de drenador i les tensions aplicades en els terminals daquest tipus de transistors s idntica a la que vam fer en el cas dels transistors de canal n, essent les diferncies ms significatives que ara el corrent surt

24

pel terminal de drenador i que totes les tensions tenen polaritat oposada a les que observvem en el transistor de canal n.



Linversor CMOS. Estructura

Linversor CMOS fa servir un transistor MOSFET de canal n i un altre de canal p. Ja no t sentit parlar de driver i crrega, donat que la tensi dentrada excita directament la porta de tots dos transistors i el comportament s complementari, s a dir, a mesura que un condueix ms, laltre ho fa menys i viceversa. Observem que cap dels dos transistors t el substrat polaritzat.

[Kang1999] pgines 172-173. [Uyemura1988] pgines 137-139, 142-143 (figura 3.26).


Linversor CMOS. Funci de transferncia en contnua

La funci de transferncia en contnua dun inversor CMOS t els trams inicial i final horitzontals, mentre que el tram central s prcticament vertical, la qual cosa fa que sigui linversor que ens dna la VTC ms semblant a la dun inversor ideal. Les equacions de cada tram es poden treure de la mateixa forma en que procedem per obtenir les dels inversors nMOS.

[Kang1999] p173-p179, p182-p186.

[Uyemura1988] p142-p145 (figura 3.27). [Blzquez1998] p44-p45.

Voltatges crtics de la VTC. Disseny de linversor CMOS

Els voltatges crtics de la VTC dun inversor CMOS es calculen de la mateixa forma que els dels inversors nMOS, essent la caracterstica ms important que 0=OLV independentment de la relaci entre els parmetres de transconductncia dels transistors, pn .

25

Podem observar que la funci de transferncia de linversor CMOS es pot apropar molt a la de linversor ideal, i que es pot dissenyar un inversor anomenat simtric fent

TOpTOn VV = i pn = .

[Kang1999] pgines 175, 179-182. [Uyemura1988] pgines 145-148.


RESUM En aquesta sessi hem estudiat lestructura i funcionament de linversor CMOS i hem calculat la seva funci de transferncia en contnua, aix com els seus voltatges crtics.

27

SESSI 6 Nom: Linversor MOS. Funci de transferncia en contnua (4) Tipus: de problemes Format: no presencial Durada: 2 hores Dedicaci: 2 hores Treball a lliurar: no Material:



PRECEDENTS En les sessions anteriors hem establert els principis terics del clcul de la funci de transferncia en contnua de les diferents topologies inversores nMOS i del clcul dels seus voltatges crtics.

OBJECTIUS En aquesta sessi afrontarem la resoluci duns exercicis que ens illustraran a lhora danalitzar la funci de transferncia en contnua dels diferents tipus dinversors nMOS, i tamb a lhora de dissenyar un inversor que compleixi unes determinades especificacions quant al valor dels voltatges crtics de la seva VTC.

CONTINGUTS

1.2.4 Problemes: Funci de transferncia en contnua (1)

Problema 1-01

Enunciat Es vol dissenyar un inversor nMOS fent servir com a crrega un transistor MOSFET denriquiment treballant en mode no saturat. El procs presenta els parmetres segents:

VVDD 10= VVTO 3= VF 6'02 = 2153'0 V= 2/20' VAk =

28

a) Calculeu el menor valor possible de GGV necessari per aconseguir

DDOH VV =

Suposeu que es fixa VVGG 15=

b) Deduu una expressi pel valor de R en funci de OLV Calculeu el valor de R necessari per obtenir VVOL 5'0 . c) Si 20=R , trobeu els valors mxim i mnim del parmetre de polaritzaci del substrat ( ) per tal de complir les especificacions desitjades. d) Deduu una expressi per a thV i calculeu el seu valor. Resoluci del problema Pas 1

Per tal dobtenir DDOH VV = , cal que el transistor nMOS que fa de crrega sempre estigui polaritzat en la zona hmica de les seves caracterstiques:

) V ( V - V < V ) V ( V - V < V outTGGDDoutTGSDS LLLL _ El valor mnim de VGG lobtindrem de lexpressi anterior, tenint en compte que el pitjor cas es produeix per DDOHout VVV == Pas 2 Per a aquest valor de GGV podem garantir que la crrega est en zona hmica, i per

qualsevol valor de OLV inferior a 3 volts, el driver, amb DDOHin VVV == estar tamb en zona hmica, don sobt:

[ ] [ ] V - V ) ) V ( V - V ( 2 2 = V - V ) V - V ( 2 2 I = I 2DSDSoutTGSL2DSDSTGSDLD LLLLDDDD _

De lexpressi anterior es pot allar R i calcular el valor necessari per obtenir la

OLV demanada. Pas 3 Per aconseguir DDOH VV = , cal que;

) V ( V - V < V ) V ( V - V < V outTGGDDoutTGSDS LLLL _ i daqu es pot treure una cota pel valor del parmetre de polaritzaci del substrat.

29

Per aconseguir VVOL 5'0< : [ ] [ ] ) V - V ( - ) V - V ( ) V ( V - V - V ( 2 = V - V ) V - V ( 2 2OLDDOLDDOLTOLGG2OLOLTDDR LD

i allant podem obtenir laltra cota. En aquest cas surt un valor negatiu, per com que el parmetre de polaritzaci del substrat ha de ser positiu, agafarem com a cota el zero (aquesta especificaci es compleix sempre). Pas 4 Segons la definici daquest voltatge crtic, thoutin VVV == , es pot comprovar que en aquest punt de la VTC el driver est saturat:

[ ] V - V ) ) V ( V - V ( 2 2 = ) V - V ( 2 I = I 2DSDSoutTGSL2TGSDLD LLLLDD _

don podem allar i calcular el valor de thV . Lequaci resultant sha de resoldre per mtodes numrics iteratius. Respostes a) VVGGmn 32'14= b) 59'18R c) 21806'00 V d) VVth 48'4= .

Problema 1-02

Enunciat Un inversor nMOS presenta els parmetres segents:

VVDD 5= VVTOD 8'0=

VVTOL 3'3= VF 6'02 = 2137'0 V=

2/28' VAk = 7'7=R Calculeu el valor de OLV per a aquest inversor.

30

Resoluci del problema Pas 1 Identifiquem la crrega de linversor com un transistor MOSFET de canal n (tots els transistors sn de canal n per tractar-se dun inversor nMOS) de deplexi (la seva tensi llindar s negativa). Pas 2

Per calcular OLV hem de conixer OHV . Suposant que TODOL VV < , el driver estar en tall, i la crrega, si OHV s prou gran, en zona hmica, amb qu traiem

VVV DDOH 5== . Pas 3 Per OLout VV = , hem de posar a lentrada DDOHin VVV == . En aquestes condicions, la suposici ms lgica s que el driver estigui treballant en la zona hmica i que la crrega ho faci en la de saturaci, amb la qual cosa obtenim:

[ ] ) ) V ( V - V ( 2 = V - V ) V - V ( 2 2 I = I 2outTGSL2DSDSTGSDLD LLDDDD _

i daqu, per mtodes iteratius, podem obtenir el valor de OLV . Pas 4 Abans de donar per acabat lexercici, haurem de comprovar que sacompleixen totes les suposicions fetes en els passos 2 i 3 sobre les zones de treball dels transistors. Respostes

VVOL 17'0=

RESUM En aquesta sessi hem plantejat i indicat els passos de resoluci de dos exercicis daplicaci dels coneixements adquirits sobre la funci de transferncia en contnua dels inversors MOS.

31

SESSI 7 Nom: Linversor MOS. Funci de transferncia en contnua (5) Tipus: de problemes Format: no presencial Durada: 2 hores Dedicaci: 2 hores Treball a lliurar: no Material:



OBJECTIUS En aquesta sessi afrontarem la resoluci duns exercicis que ens illustraran a lhora danalitzar la funci de transferncia en contnua dels diferents tipus dinversors nMOS, i tamb a lhora de dissenyar un inversor que compleixi unes determinades especificacions quant al valor dels voltatges crtics de la seva VTC.

1.2.5 Problemes: Funci de transferncia en contnua (2)

Problema 1-03

Enunciat Obtenir els valors dels nivells OHV , OLV i thV de linversor nMOS de la figura. Dedueixi totes les expressions que utilitzi.

VVDD 5= VVTO 1= VF 6'02 = 2139'0 V= 2/25' VAk = 8=R .

32

Resoluci del problema Pas 1 Es tracta dun inversor amb un transistor denriquiment saturat com a crrega ( )DSLGSL VV = . Per calcular OHV fem la hiptesi de que el driver est en tall ( )TDOL VV < . Aix ens porta a

[ ]22

0 ) V ( V - V outTLGSLL=

i la resoluci daquesta equaci ens permet trobar el valor OHout VV = . Queda pendent la verificaci de la hiptesi de lestat del transistor driver, que comprovarem un cop tinguem el valor de V OL . Pas 2

Per calcular OLV posem a lentrada OHin VV = i fem la hiptesi que el driver treballa en la zona hmica de les seves caracterstiques. Igualant els corrents de drenador arribem a:

[ ] [ ] V - V ) ) V ( V - V ( 2 2 = V - V ) V - V ( 2 2 I = I 2DSDSoutTGSL2DSDSTGSDLD LLLLDDDD _

De lexpressi anterior es pot trobar OLV i verificar les hiptesis fetes, tant de lestat del driver en aquest punt com la feta durant el clcul de OHV . Pas 3 Segons la definici daquest voltatge crtic, thoutin VVV == , es pot comprovar que en aquest punt de la VTC el driver est saturat:

[ ] V - V ) ) V ( V - V ( 2 2

= ) V - V ( 2

I = I 2DSDSoutTGSL2

TGSD

LD LLLLDD_

don podem allar i calcular el valor de thV . Lequaci resultant sha de resoldre per mtodes numrics iteratius.

33

Respostes

VVVVVV thOLOH 71'1;34'0;51'3 ===

Problema 1-04

Enunciat Un inversor CMOS alimentat a VVDD 5= t els parmetres segents:

VVTOn 1= VVTOp 2=

VpFnF

6'022 == 214'0 Vn = 218'0 Vp =

2/30' VAk n = 2/20' VAk p =

mWn 6= mWp 6= mLn 1= mLp 3=

Obtenir lexpressi de la funci de transferncia ( )inout VfV = i els nivells OHV , OLV i thV .

Resoluci del problema Pas 1 En primer lloc, trobem els parmetres de transconductncia dels transistors a partir dels parmetres de transconductncia del procs ( )'k i de la relaci daspecte del canal

LW

. Daquesta forma obtenim:

22 /40;/180 VAVA pn == A ms, en cap dels transistors dun inversor CMOS existeix polaritzaci del substrat, amb el que TOnTn VV = i TOpTp VV = .

34

Pas 2

En el primer tram de la VTC, per a Tnin VV < ,el nMOS est en tall i el pMOS en hmica:

[ ]V - V ) V - V ( 2I = I 2DSpDSpTpGSpppn 20 = que ens porta a DDout VV = . Aquesta equaci es mantindr fins que el nMOS passi a conducci, per a Tnin VV = . Pas 3 Per a inV lleugerament superior a TnV el nMOS estar saturat i el pMOS continuar en hmica. Igualant els corrents de drenador, obtindrem lequaci de la funci de transferncia en aquest segon tram, que sestendr fins que el pMOS passi a saturaci. Podem trobar la tensi dentrada corresponent resolent el sistema format per lequaci de la VTC en aquest tram i la condici de canvi dhmica a saturaci del pMOS. Pas 4 En el segent tram, tots dos transistors estan saturats, i aix ens porta a un tram vertical de la VTC. Per tant, sha despecificar el marge de valor de outV pels quals s correcta aquesta equaci, i podem trobar el valor final daquest marge mirant quan el nMOS passa de saturaci a hmica. Pas 5 En el tram segent, el pMOS continua saturat, mentre que el nMOS est en zona hmica. A partir dels corrents de drenador trobem lequaci daquest tram de la funci de transferncia, que es prolongar fins que el transistor de canal p es talli, portant-nos aquest canvi a lltim tram de la VTC en la qual 0=outV . Pas 6 El clcul dels punts crtics de la funci de transferncia un cop trobada lequaci daquesta s relativament senzill. OHV es troba en el primer tram de la VTC (suposem

TnOL VV < , la qual cosa es complir sempre en ser 0=OLV en un inversor CMOS). Amb el valor de OHV trobat, comprovem que OLV es troba a lltim tram de la VTC i que el seu valor corrobora la hiptesi feta en el clcul de OHV . La tensi llindar de linversor thV es troba en el tram vertical de la VTC, i ja hem trobat la tensi dentrada corresponent a aquest tram. Per calcular IHV i ILV hem de resoldre el sistema format per lequaci de la funci de

transferncia (segon tram per a IHV i quart tram per a ILV ) i la condici 1=in

out

dVdV

trobada per a cadascuna daquestes equacions.

35

Respostes VTC:

( ) ( )( ) ( )[ ]( )[ ] ( )

===

==

530364'13125'4

64'364'064'164'11553215'4

105

22

22

inout

ininoutoutin

outin

inoutoutinin

inout

VVVVVVVVV

VVVVVVV

Punts crtics:

VVOH 5= , VVOL 0= i VVth 64'1= .

RESUM En aquesta sessi hem plantejat i indicat els passos de resoluci de dos exercicis daplicaci dels coneixements adquirits sobre la funci de transferncia en contnua dels inversors MOS.

37

SESSI 8 Nom: Linversor MOS. Resposta transitria (1) Tipus: terica Format: no presencial Durada: 2 hores Dedicaci: 2 hores Treball a lliurar: no Material:



PRECEDENTS En les sessions precedents hem presentat lestructura i loperaci dels transistors MOSFET i la caracteritzaci del seu comportament mitjanant les equacions que ens donen el corrent de drenador en funci de les tensions porta-font, drenador-font i font-substrat. Tamb hem presentat lestructura dun circuit inversor basat en transistors MOSFET i hem analitzat les funcions de transferncia en contnua (relaci entre la tensi de sortida i la tensi dentrada) de diferents circuits inversors nMOS i CMOS, aix com el clcul dels seus anomenats punts crtics.

OBJECTIUS En aquesta sessi presentarem les bases generals de caracteritzaci de la resposta transitria o en commutaci dels inversors nMOS i CMOS: definirem el temps de pujada (Rise Time), el temps de baixada (Fall Time) i els temps de propagaci del retard (Propagation Delay Time) i presentarem els circuits de crrega i descrrega que ens ajudaran a obtenir les expressions pel clcul daquests temps.

CONTINGUTS En aquesta sessi veurem quatre apartats del tema actual, en els quals definirem els parmetres de caracteritzaci de la resposta transitria dels circuits inversors nMOS i CMOS i els circuits sobre els quals calcularem aquests parmetres. Tanmateix, analitzarem i trobarem les expressions dels temps caracterstics de la resposta transitria de les diferents topologies inversores nMOS i CMOS.

38

1.3 Linversor MOS en commutaci En aquest apartat definirem els parmetres de caracteritzaci de la resposta en commutaci dels inversors MOS.

Definici del temps de baixada dun inversor MOS

Un inversor real no respon instantniament a una variaci del senyal a la seva entrada, degut a la capacitat existent en el node de sortida i la limitaci en el corrent que s capa de subministrar linversor a aquesta capacitat de sortida ( )outC . La rapidesa en la resposta dun inversor en front dun canvi de nivell baix a nivell alt a la seva entrada es mesura amb el temps de baixada ( )HLt . Aquest temps es defineix a partir de levoluci del senyal de sortida entre dos nivells determinats i el calculem mitjanant lanomenat circuit de descrrega.



Definici del temps de pujada dun inversor MOS

La rapidesa en la resposta dun inversor en front dun canvi de nivell alt a nivell baix a la seva entrada la mesurem amb el temps de pujada ( )LHt , que es defineix de forma semblant al temps de baixada, i el calculem mitjanant lanomenat circuit de crrega.



Definici dels temps de propagaci del retard dun inversor MOS

La rapidesa en la resposta dun inversor no noms depn del temps que triga el senyal de sortida en passar dun nivell a laltre; tamb depn del retard amb el qual es produeix aquesta transici, i aix s el que mesurem amb els temps de propagaci del retard ( )PLHPHL tt , .


39


1.3.1 Temps de baixada i temps de pujada dels inversors nMOS i CMOS En aquest apartat calcularem els temps de baixada i de pujada de les diferents topologies inversores nMOS i CMOS fent servir els circuits de crrega i descrrega i particularitzant per a cada tipus de crrega emprada.

Clcul del temps de baixada dels inversors nMOS i CMOS

El circuit de descrrega per a totes les topologies inversores, si fem les simplificacions adients, s el mateix: una capacitat que es descarrega a travs dun transistor MOSFET denriquiment i canal n (el driver de linversor). A partir de lequaci diferencial que descriu la descrrega daquesta capacitat, tenint en compte les regions de polaritzaci del transistor MOSFET i aplicant la definici de temps de baixada obtenim lexpressi daquest temps en funci dels parmetres del circuit inversor.

[Kang1999] pgines 206-207 (exemple 6.2). [Uyemura1988] pgines 160-165, p182-185.

[Blzquez1998] pgines 48-49, p55-56.

Clcul dels temps de pujada dels inversors nMOS i CMOS

El circuit de crrega s diferent per a cada topologia, degut al diferent tipus de transistor MOSFET i a la seva particular polaritzaci. Per aix, les expressions dels temps de pujada sn diferents en funci de la topologia analitzada, i en cada topologia la calcularem a partir de lequaci diferencial de crrega de la capacitat de sortida, tenint en compte el tipus de transistor MOSFET de crrega (load) de cada configuraci i les seves zones de treball durant levoluci de la sortida.

[Kang1999] pgines 206. [Uyemura1988] pgines 165-173, 182-185. [Blzquez1998] pgines 50-53, 56.

40

1.3.2 Temps de propagaci del retard dels inversors nMOS i CMOS En aquest apartat calcularem els temps de propagaci del retard de nivell alt a nivell baix ( )PHLt i de propagaci del retard de nivell baix a nivell alt ( )PLHt de les diferents topologies inversores nMOS i CMOS fent servir els circuits de crrega i descrrega i particularitzant per a cada tipus de crrega emprada.

Clcul dels temps de propagaci del retard dels inversors nMOS i CMOS

Els temps de propagaci es calculen de forma semblant als de pujada i de baixada, tenint en compte les diferncies en les definicions daquests temps, que mesura el retard entre un canvi a lentrada i un canvi a la sortida del circuit inversor. Aix, doncs, lexpressi del temps de propagaci del retard de nivell alt a nivell baix ( )PHLt ser la mateixa per a totes les configuracions, mentre que les expressions dels temps de propagaci del retard de nivell baix a nivell alt ( )PLHt seran diferents en funci del tipus de crrega que faci servir linversor.

[Kang1999] pgines 200-211.

[Uyemura1988] pgines 177-179, 182-185. [Blzquez1998] pgines 53-55, 56-57.

1.3.3 Freqncia mxima i temps de propagaci del retard de linversor En aquest apartat definirem dos conceptes que mesuren de forma global el comportament en commutaci dels inversors MOS: la freqncia mxima i el temps de propagaci del retard dun inversor MOS.

Definici de la freqncia mxima dun inversor MOS

Donat que el comportament dun inversor no s igual durant la transici de nivell baix a nivell alt que durant la transici de nivell alt a nivell baix (resposta no simtrica), definim un concepte que ens permet determinar la freqncia mxima de treball de linversor ( )mxf tenint en compte el comportament daquest en totes dues transicions.

[Uyemura1988] pgines 172-173. [Blzquez1998] pgines 53.

41

Definici del temps de propagaci del retard dun inversor MOS

Degut a lasimetria en la resposta transitria, necessitem un parmetre que mesuri el retard global experimentat per un senyal quan passi a travs de linversor: el temps de propagaci del retard ( )pt .

[Uyemura1988] pgines 175. [Blzquez1998] pgines 53.

RESUM En aquesta sessi hem definit els temps i parmetres que caracteritzen la resposta transitria dels inversors MOS i hem calculat les seves expressions per a les diferents topologies inversores nMOS i CMOS.

43




PRECEDENTS En lestudi dels temps que caracteritzen la resposta transitria dels inversors MOS, hem vist que aquests sn proporcionals a la capacitat existent en el terminal de sortida de linversor. Aix vol dir que, per conixer completament la resposta transitria dels inversors hem de saber avaluar el valor daquesta capacitat.

OBJECTIUS En aquesta sessi estudiarem lorigen i calcularem les expressions de les capacitats parsites amb les que contribueix un transistor MOSFET en els nostres circuits digitals.

CONTINGUTS En aquesta sessi veurem com avaluar les capacitats parsites associades a lestructura fsica dun transistor MOSFET i com afecten a les capacitats que apareixen entre els seus terminals.

1.3.4 Capacitats intrnseques del MOSFET En aquest apartat definirem i calcularem una srie de capacitats que apareixen en qualsevol transistor MOSFET degudes a la seva estructura.

Capacitats de solapament

Degut a que en el procs de fabricaci lalineament entre les diferents regions que formen el transistor no s perfecte, existeixen uns solapaments entre la pista de polisilici que defineix el terminal de porta i les regions de difusi que defineixen els terminals de drenador i font.

44

Aquests solapaments contribueixen a la capacitat que es veu des del terminal de porta amb un valor que es pot calcular a partir de lexpressi de la capacitat dun condensador pla, multiplicant la capacitat per unitat drea de lestructura MOS, oxC , per la superfcie daquestes regions de solapament.



Capacitats de lestructura MOS

Les capacitats associades a lestructura MOS depenen de la regi de funcionament del transistor: de si existeix o no canal i de si aquest canal est estrangulat o no. De fet, aquesta capacitat distribuda al llarg de tota la regi del canal la descompondrem en un conjunt de capacitats discretes: gdC , gsC i gbC . El valor de cadascuna daquestes capacitats varia en funci dels potencials aplicats als terminals del transistor i, per no complicar els clculs, es fa servir el valor mxim que poden arribar a assolir.

[Kang1999] pgines 100-102. [Uyemura1988] pgines 199-202 (figures 4.16, 4.17 i 4.18).


Capacitats de buidament

Aquestes capacitats sn degudes a la zona de buidament de portadors (zona de crrega espacial o zona de deplexi) que apareix en les fronteres de les unions pn que es formen entre el substrat i les regions de drenador i font (tipus de semiconductor diferents i amb dopatges tamb diferents). Com que la concentraci dimpureses acceptores o donadores delectrons s diferent en la zona plana inferior i en les parets laterals, es diferencien aquestes dues regions en el clcul de la capacitat total. Ambdues contribucions es calculen com si es tractessin de condensadors plans, per amb valors diferents dels parmetres elctrics. El valor daquestes capacitats de buidament varia amb la tensi de polaritzaci inversa de la uni pn, que coincidir en els nostres transistors amb una possible tensi de polaritzaci del substrat. Si aquesta tensi varia en un cert marge, calcularem el valor promig daquesta capacitat de buidament dins del marge corresponent de variaci de tensi.

[Kang1999] pgines 103-108. [Uyemura1988] pgines 202-206 (figures 4.16 i 4.19).

45


Capacitats totals del transistor MOSFET

A partir de les capacitats de solapament i les del sistema MOS es defineixen un seguit de termes totals de capacitat: la capacitat total de porta, GC , la capacitat total porta-drenador, GDC , i la capacitat total porta-font, GSC . Aquestes capacitats sn les que farem servir, juntament amb les de buidament, promitjades convenientment, per trobar les capacitats en els nusos dels nostres circuits amb transistors MOSFET.

[Uyemura1988] pgines 202. [Blzquez1998] pgines 61-62.

RESUM En aquesta sessi hem estudiat lorigen i valor de les capacitats parsites que apareixen en qualsevol transistor MOSFET, degut a la seva estructura de capes i materials semiconductors.

47


o Bibliografia bsica: [Uyemura1988]

o Bibliografia complementria: [Blzquez1998] [Kang1999]

PRECEDENTS A la sessi anterior hem definit i calculat les capacitats intrnseques amb les quals contribueix un transistor MOSFET a cada nus dun circuit digital MOS, que hem de saber avaluar per conixer de forma completa la resposta transitria dels nostres sistemes.

OBJECTIUS En aquesta sessi estudiarem com avaluar la capacitat total a la sortida dels nostres inversors nMOS a partir de les contribucions dels transistors del propi inversor, les capacitats dentrada de les portes amb les que carreguem el nostre inversor, i les capacitats associades a les lnies dinterconnexi.

CONTINGUTS En aquesta sessi veurem dos apartats del tema actual en els quals calcularem les capacitats totals a la sortida de les diferents topologies inversores nMOS i CMOS i les contribucions de les lnies dinterconnexi entre el nostre inversor i les etapes posteriors. Amb aix completarem lestudi de la resposta transitria dels inversors MOS.

1.3.5 Capacitat de sortida dels inversors MOS En aquest apartat veurem com la capacitat a la sortida dels nostres inversors depenen de les contribucions de cada transistor del nostre circuit, essent aquesta contribuci diferent segons la topologia de linversor estudiat.

48

Contribuci de capacitat dun transistor MOSFET

Cada transistor MOSFET aporta al circuit les capacitats existents entre els seus terminals: la capacitat total porta-drenador ( )GDC , la capacitat total porta-font ( )GSC , la capacitat de buidament drenador-substrat ( )dbC i la capacitat de buidament font-substrat ( )sbC . Recordem que les capacitats de buidament, en cas que durant la transici de la tensi de sortida outV vari el potencial sobre elles, les haurem de promitjar en funci del marge de variaci daquest potencial. Normalment aquesta tensi coincideix amb la tensi de sortida outV , i el marge de variaci va de OLV a OHV . De totes aquestes capacitats, segons la polaritzaci externa dels transistors, potser algunes no contribueixen al clcul de la capacitat de sortida de linversor, ja que o b estan curtcircuitades, o b estan a diferncia de potencial constant (mai no circula corrent per elles, tret de linstant de connexi de lalimentaci), o b sn carregades instantniament pel generador dentrada (recordem que pel clcul dels temps que caracteritzen la resposta transitria dels inversors suposem un senyal esgla ideal a lentrada).



Capacitat de sortida dels inversors nMOS

Si ens fixem, com a exemple, en lesquema circuital dun inversor nMOS que fa servir com a crrega un transistor de deplexi, veurem que GSLC est curtcircuitada, que

dbLC est a diferncia de potencial constant encara que vari outV , que sbDC est curtcircuitada, i que GSDC s carregada (instantniament) pel generador ideal aplicat a lentrada de linversor. Aix, lexpressi de la capacitat de sortida prpia daquest inversor (en circuit obert) ser: ( ) ( ) sbLOHOLdbDOHOLGDLGDDout CVVKCVVKCCC ,, +++= ja que totes aquestes capacitats queden en parallel. De forma semblant podem obtenir les expressions de les capacitats de sortida de la resta de configuracions inversores nMOS. Segons el layout de linversor, ens podem trobar que les capacitats de buidament fsicament simplementen com una nica regi de difusi, i totes dues es calculen conjuntament, expressant-se la capacitat de sortida de la forma: ( ) ( )sbLdbDOHOLGDLGDDout CCVVKCCC +++= ,

49

En el cas de linversor CMOS, fixant-nos en lesquema circuital, observem que les capacitats que no afecten el clcul de la capacitat de sortida sn: GSnC i GSpC (carregades pel generador ideal dentrada) i les de buidament sbnC i sbpC (curtcircuitades). Lexpressi de la capacitat de sortida de linversor CMOS ser, doncs: ( ) ( ) dbpOHOLpdbnOHOLnGDpGDnout CVVKCVVKCCC ,, +++= on hem tingut en compte que els factors de promitjat sn diferents per les capacitats de buidament dels transistors de canal n i de canal p.

[Uyemura1988] pgines 208-212. [Blzquez1998] pgines 64-66.

Capacitat dentrada dels inversors nMOS

Normalment la sortida dels nostres inversors no restar en circuit obert, sin que hi connectarem daltres portes lgiques. En aquest cas, la capacitat dentrada daquestes portes safegir a la capacitat prpia de sortida de linversor, i haurem de tenir en compte el seu valor per avaluar la resposta transitria del mateix. A partir de lesquema circuital dels diferents inversors nMOS podem observar que lnic terme de capacitat que afecta el clcul de la capacitat dentrada s la capacitat total de porta del transistor que fa de driver, GdriverC . En el cas de linversor CMOS, podem veure que les capacitats que afecten el clcul de la capacitat dentrada sn les dues capacitats totals de porta del dos transistors de linversor, GnC i GpC essent la capacitat dentrada la suma de les dues. Aquestes capacitats dentrada sn importants a lhora de fer una estimaci del fan-out dels inversors, ja que les caracterstiques de funcionament daquests es veuen afectades pel valor de la capacitat total en el nus de sortida, i si volem que linversor compleixi unes especificacions quant a la seva resposta transitria amb un nombre mnim de portes idntiques connectades a la sortida, haurem de tenir en compte la suma de les capacitats dentrada de totes aquestes portes.

[Uyemura1988] pgines 208-212. [Blzquez1998] pgines 64-66.

50

Efectes de les lnies dinterconnexi

Quan a la sortida dels nostres inversors connectem altres portes lgiques, hem destablir connexi elctrica entre els terminals dentrada daquestes i el de sortida del nostre inversor. Aquestes connexions es fan mitjanant pistes de metall i/o de polisilici, i degut al camp elctric que apareix entre elles i el substrat, presenten una capacitat que pot arribar a ser significativa. Per calcular el valor daquesta capacitat que aporten les lnies dinterconnexi a la capacitat total de sortida dun inversor MOS, noms ens cal el valor de la capacitat per unitat drea associada a lestructura de capes definida entre les pistes de metall i/o polisilici i el substrat, semblant a la capacitat per unitat drea de lestructura MOS, i lrea total que representen aquestes lnies dinterconnexi, de forma que podem escriure, en el cas ms general:

polisilicisubstratpolisilicimetallsubstratmetallLINE reaCreaCC += on substratmetallC i substratpolisiliciC sn les capacitats per unitat drea associades a lnies dinterconnexi de metall i polisilici respectivament, i metallrea i polisilicirea les rees (amplada per longitud) de les lnies en qesti. De vegades aquestes lnies dinterconnexi sn prou llargues com per que la seva resistncia tamb arribi a ser significativa en la resposta transitria dels inversors. En aquest cas sinclou el valor daquesta resistncia, LINER , en les expressions dels temps caracterstics de la resposta transitria dels inversors, i es fa dins duna mena de constant de temps de crrega o descrrega que es pot definir en aquestes expressions.

[Uyemura1988] pgines 164, 172, 185, 209-210 (figures 4.3 i 4.21). [Blzquez1998] pgines 52-53, 64-65.

RESUM En aquesta sessi hem calculat les expressions de les capacitats totals de sortida dels inversors nMOS i CMOS, tenint en compte les contribucions del propi inversor, de les lnies dinterconnexi, i de les capacitats dentrada de les portes que hi connectem.

51

SESSI 11 Nom: Linversor MOS. Resposta transitria (4) Tipus: de problemes Format: no presencial Durada: 2 hores Dedicaci: 2 hores Treball a lliurar: Opcional


o Bibliografia complementria: [Blzquez1998] [Uyemura1988] [Tuinenga1988] Manual de referncia del PSpice

o Recursos de programari i de maquinari MicroSim DesignLab Evaluation Software Pspice. Circuit Analysis Users Guide. MicroSim Corporation

1991

PRECEDENTS En la sessi anterior hem establert els principis terics de la resposta transitria de les diferents topologies inversores nMOS i CMOS i hem obtingut les expressions dels temps que caracteritzen aquesta resposta.

OBJECTIUS En aquesta sessi afrontarem la resoluci duns exercicis que ens illustraran a lhora danalitzar la resposta transitria dels diferents tipus dinversors MOS i tamb a lhora de dissenyar un inversor que compleixi unes determinades especificacions quant a la seva resposta en commutaci.

CONTINGUTS

1.3.6 Problemes: Resposta transitria dels inversors MOS (1)

Problema 1-05

Enunciat El procs de fabricaci dels transistors de linversor de la figura t els parmetres segents:

52

VVTOD 1= VVTOL 5'3=

214'0 V= VF 6'02 =

2/25' VAk = Si VVDD 5= , ( ) 4=DLW , ( ) 65'0=LLW i fFCout 100= : a) Calculeu el temps de baixada HLt daquest inversor. Podeu fer servir

VVOL 25'0= i VVOH 5= .

b) Calculeu el temps de pujada LHt daquest inversor. c) Calculeu els temps de propagaci del retard PHLt i PLHt daquest inversor. d) Feu la simulaci de la resposta transitria daquest inversor i compareu els resultats amb els obtinguts a la resoluci analtica.

Resoluci del problema Pas 1 Es tracta dun inversor nMOS amb un MOSFET de deplexi com a crrega. Per tal daplicar lexpressi del temps de baixada obtinguda, en un primer pas haurem de calcular els valors de OLV i OHV , per en aquest cas, ens donen els valors daquests nivells de tensi. Pas 2 A partir dels valors de OLV i OHV , trobem els valors corresponents al 10% ( )0V i al 90 % ( )1V de lexcursi del senyal de sortida, i substitum, amb la resta de valors, en lexpressi del temps de baixada dels inversors nMOS. Pas 3 Procedim de forma semblant amb el clcul del temps de pujada, si b ara necessitem el valor de la tensi llindar del transistor de deplexi, que vam suposar constant durant la resoluci de lequaci diferencial i que hem davaluar en el punt mig de lexcursi de sortida corresponent a aquest temps, s a dir:

53

+=2

10 VVVV TLTL .

Pas 4 Per calcular els temps de propagaci, procedim igual que amb els temps anteriors,

calculant prviament el 50% de lexcursi del senyal de sortida ( )21V i avaluant la tensi llindar del transistor de crrega en el punt mig entre OLV i 21V en el clcul de

PLHt i en el punt mig entre OHV i 21V en el clcul de PHLt . Pas 5 Per fer la simulaci hem de definir el circuit inversor com sha explicat en sessions anteriorsi definir un estmul tipus senyal quadrat, que aplicarem a lentrada del circuit inversor. Per comprovar els resultats, visualitzarem les formes dona a lentrada i a la sortida del inversor, i mesurarem els temps que caracteritzen la resposta transitria fent servir els cursors. Respostes a) nstHL 6'9= b) nstLH 5'23= c) nst PHL 30'0= i nst PLH 08'3= d) Veure la resposta transitria de linversor al grfic segent:

54

Problema 1-06

Enunciat Dissenyar un inversor CMOS simtric (trobar les relacions daspecte amplada/llargada dels transistors) que presenti un temps de propagaci inferior a 5 ns quan est alimentat a 5 volts i carregat amb una capacitat d1 pF a la seva sortida. El procs de fabricaci presenta els parmetres segents:

VVTOn 1= VVTOp 1=

2' /20 VAkn = 2' /10 VAk p =

Dibuixi desprs els esquemes corresponents a les portes AND i OR CMOS de tres entrades i redimensioni els transistors de forma adequada si han de tenir els mateixos temps de propagaci que linversor dissenyat. Resoluci del problema Pas 1 Segons la definici dinversor CMOS simtric, sha de complir pn = , don podem obtenir una relaci entre les relacions daspecte amplada/llargada del canal dels transistors de canal n i de canal p. Pas 2

Tamb, per tractar-se dun inversor simtric, PHLPLHp ttt == , i si substitum valors, podem treure el valor mnim de ( )nLW i ( )pLW . Pas 3 Donat que el procs de fabricaci no permet valors no sencers daquestes relacions, hem darrodonir als valors sencers segents. Respostes ( ) 4=nLW ; ( ) 8=pLW

55

1.3.7 Treball 1-01: Simulaci de la resposta transitria dun inversor MOS (opcional) Presentar els resultats de la simulaci de la resposta transitria de linversor del problema 1-05 (apartat d). Ha de constar de lesquema del circuit simulat, el fitxer font de Pspice (.CIR), i les grfiques on, amb la lectura dels cursors, es pugui llegir el valor dels temps caracterstics de la resposta transitria de linversor.

RESUM En aquesta sessi hem plantejat i indicat els passos de resoluci de dos exercicis i un treball de simulaci (opcional) daplicaci dels coneixements adquirits sobre la resposta transitria dels inversors MOS.

57

SESSI 12 Nom: Linversor MOS. Resposta transitria (5) Tipus: de problemes Format: no presencial Durada: 2 hores Dedicaci: 2 hores Treball a lliurar: no Material:


o Bibliografia complementria: [Blzquez1998] [Uyemura1988] [Tuinenga1988]

PRECEDENTS En les sessions anteriors hem establert els principis terics del clcul de les capacitats de sortida de les diferents topologies inversores nMOS i CMOS a partir de les capacitats intrnseques dels transistors MOS.

OBJECTIUS En aquesta sessi afrontarem la resoluci duns exercicis que ens illustraran a lhora de calcular la capacitat de sortida de diferents topologies inversores nMOS i CMOS, necessria per a lestudi de la seva resposta transitria.

CONTINGUTS

1.3.8 Problemes: Resposta transitria dels inversors MOS (2)

Problema 1-07

Enunciat Si considerem un transistor nMOS caracteritzat per:

31510 = cmN a 316102 = cmN asw

32010 = cmN d o

ox Ax 500=

58

mx j 5'0=

mLo 4'0=

mW 6=

mL 2'3=

mY 9=

VV 3'01 =

VV 52 =

Determinar olsC , GC i avC . Resoluci del problema Pas 1 Es tracta dun transistor MOSFET de canal n del qual ens donen duna banda

parmetres de la tecnologia de fabricaci: aN , aswN , dN , oxx i jx , i daltra,

parmetres del layout: oL , W , L i Y . Els dos nivells de tensi 1V i 2V fan referncia als marges de variaci de la tensi inversa de polaritzaci en la uni pn formada entre les zones de difusi

+n i el substrat p. Pas 2

Per calcular olsC hem de trobar el valor de oxC , i podem fer servir lexpressi

ox

oxox x

C=

i amb el valor conegut de =ox arribem a 24 /1091'6 mFCox

= . Si substitum en lexpressi de olsC :

ooxols LWCC = obtenim el valor de olsC . Pas 3

El clcul de GC s ara immediat, ja que disposem de totes les dades i noms hem de substituir en lexpressi:

59

( )ooxoxG LLWCLWCC

Disseny de Circuits i Sistemes Electrónics

Documents

Transcript of Disseny de Circuits i Sistemes Electrónics