Laboratorio Circuitos Electrnicos I

POLARIZACIN DEL TRANSISTOR JFET Y MOSFET Pre-Informe Laboratorio 3David Steven Hoyos Gil, Andrs Fermin Mella, Fredy Alvarez PalechorEscuela de Ingeniera elctrica y electrnicaUniversidad del ValleCali, Colombiadavidhoyosgil2008@gmail.com, andresfmella@gmail.com, freddyalvarez91@hotmail.com

Resumen: En este laboratorio implementaremos diversos circuitos para probar el funcionamiento de los transistores JFet. Se comprobar experimentalmente que los parmetros de este dispositivo varian de manera apreciable entre JFets de iguales caractersticas.Adems se implementar mediante rels, resistencias, Mosfet y fotoceldas una lmpara automtica accionada por la luz presente en el entorno.

Palabras clave: Transistor JFet, transistor Mosfet, fotocelda, rel, diodo led.I. IntroduccinEl transistor JFet es un dispositivo de tres terminales, dos de ellos actan como un canal de paso para el flujo de corriente elctrica a travs de un canal tipo n o tipo p que es controlado mediante campo elctrico. El campo elctrico aplicado en la terminal Gate con respecto a la terminal Source determina el ancho total del canal y determina la cantidad de corriente que pasa a travs del transistor desde el Drain(dreno) hasta Sourse(fuente).El transistor Mosfet es interesante en la utilizacin de circuitos de conmutacin.

II. OBJETIVOS Entender el comportamiento que presentan los transistores JFET y Mosfet. Conocer el uso de los JFet como resistencia variable controlada por voltaje. Establecer una comparacin entre los valores tericos y los valores medidos. Conocer el uso de seales lumnicas para controlar el encendido de un led .

III. METODOLOGASe realizarn clculos tericos, simulaciones y mediciones en el circuito real ayudados de una protoboard y un multmetro. Estos pasos se implementarn sobre los distintos tipos de circuitos a analizar. Para los clculos se har con un solo tipo de transistor JFET (K161), pero en la prctica se har con varios JFET de igual referencia para verificar la variabilidad de sus parmetros

IV. PROCEDIMIENTO

Transistor JFET:Trace la funcin caracterstica de salida vs con . Mida varios valores (mnimo 10 pares de datos) y grafquelos.

Figura 1.

Para el desarrollo de este punto se deba cumplir con la condicin de que y para asegurar tal condicin no se conecta ninguna resistencia en la terminal fuente (Aunque la corriente de puerta, en teora, es 0 A para los JFET en DC). Luego, como el valor de la resistencia es igual a 100, el asociado al transistor en la conexin ser 100. Lo anterior significa que el transistor se reemplazar por una resistencia de 100 mientras est operando en la regin hmica, lo que suceder hasta que la corriente no supere los 8mA (valor que segn el Datasheet equivale a ). Y con base en ello, se utilizar una resistencia R1 cercada a con el fin de observar el cambio de la region ohmica a la region de corriente constante en un menor voltaje . Se decidi trabajar con R1=330.

Ahora, se variar el valor de (fuente ) desde 0 a 10[V] y se anotarn los cambios en .Regin hmica: Para

Para

Para

Para

Para

Para

Para

El resultado anterior quiere decir que el transistor ya est casi operando en la regin de corriente constante puesto que la corriente est cercana los 8mA que es la corriente mxima , por lo que el transistor ya no puede ser reemplazado por la resistencia y en consecuencia, los clculos se realizan de manera diferente.Regin de saturacin (corriente constante):Como se est trabajando en la curva donde es igual a cero, entonces se tiene la certeza de que una vez el transistor opera en la regin de saturacin, el valor de la corriente ser igual al valor de : 8mA. Para

Para

Para

Para

A partir de los anteriores resultados se realiza la siguiente grfica: Figura 2. Grafica de datos tericos.

Figura 3. Grafica ID VS VDS

======Obtenga la funcin caracterstica de entrada vs ajustando para operar en la regin de saturacin (corriente constante). Mida varios valores (mnimo 10 pares de datos) y grafquelos.

Teniendo en cuenta las condiciones planteadas, se busca que el transistor est operando en la zona de corriente constante, para lo cual se usa un voltaje de fuente de 8 V, segn los datos encontrados anteriormente. Ahora, se tiene que el voltaje . Por lo cual, se calcularn los datos para aumentos del de 0.2. Mediante la siguiente expresin se obtienen los valores necesarios para la caracterizacin. Dichos cambios de se hacen variando la fuente de alimentacin de la entrada del circuito.

donde en este caso se escoge una = 6mA

Grafica de la funcin caracterstica de entrada corriente de dreno () vs voltaje de puerta fuente ().

Figura 4. vs Simulacin:

Figura 5. Circuito con variacin de fuente en la entrada.

Figura 6. Grfica vs

5.1.3. Obtenga los valores reales de Vp e IDSS para el transistor JFET canal N adquirido

Dado que estos valores son propios de cada transistor la manera mas adecuada de hallarlos es por medio de simulacin, en este caso se usara el software Pspice que nos permite variar el voltaje de 0 a 5 voltios con incrementos de 0.1v usando la herramienta DC Sweep y por medio de la grafica de Voltaje de dreno fuente (Vds) vs Corriente de dreno (Id) se determinaran estos valores. Para este caso se diseo el circuito de la siguiente figura.

Figura 7.

Figura 8.

Observando la grafica se puede afirmar que la corriente de dreno de saturacin (Idss) es aproximadamente 6.8mA y se da cuando el voltaje entre puerta y fuente es 0 (Vgs=0). El voltaje de pinch-off (Vp) es de aproximadamente 1.8V y es valor de tensin de puerta que en negativo produce el corte en el transistor JFET.Dado que la hoja de datos del dispositivo seleccionado para el trabajo experimental da rangos para estos parmetros no se puede concluir si hay precisiones con lo simulado.5.1.4. Polarizando el transistor en la regin hmica, tome valores, calcule y grafique vs .

En esta ocasin se dise el circuito de la figura 10, dejando fija la fuente con un valor de 1V para garantizar su operacin en la regin hmica. Con esta fuente fija, el valor de Ro es de aproximadamente 100. Para hallar se variar el voltaje de la figura 10 correspondiente a y se aplica la siguiente frmula para el clculo de cada una de las resistencias debidas a los cambios que se den en dicha fuente, sabiendo que por clculos y simulaciones anteriores.

Figura 9. Grfica de datos tericos

Simulacin:

Usando el software Pspice se implement el circuito de la siguiente figura polarizado con para garantizar su operacin en la regin hmica (Vds