Desarrollo de un módulo por fotoconteo para sensado remoto...

CARRERA DE ESPECIALIZACIÓN ENSISTEMAS EMBEBIDOS

MEMORIA DEL TRABAJO FINAL

Desarrollo de un módulo por fotoconteopara sensado remoto activo atmosférico

Autor:Dr. Ing. Jacobo O. Salvador

Director:Mg. Ing. Lucio Martínez Garbino (CNEA-UTN FRBA)

Codirector:Mg. Ing. Nicolás Dassieu Blanchet (ITBA)

Jurados:Ing. Nicolás Álvarez (FIUBA-UNSAM)Esp. Ing. Facundo Larosa (FRH-FIUBA)

Lic. Danilo Zecchin (FIUBA)

Este trabajo fue realizado en la Ciudad Autónoma de Buenos Aires,entre agosto de 2018 y abril de 2020.

III

Resumen

La presente memoria describe el desarrollo y diseño de una arquitectura paraadquisición de señales digitales en un sistema LIDAR (light detection and ranging),realizado en el marco de un proyecto de investigación orientada PIO-CONICET.

La técnica LIDAR permite medir magnitudes físicas a distancia desdecentímetros hasta decenas de kilómetros, utilizando un emisor y receptor de luz.

Durante el desarrollo del presente proyecto se utilizaron conceptos de gestión deproyectos, diseño de circuitos lógicos programables, desarrollo de aplicaciones

sobre sistemas operativos de propósito general y de sistemas de control deversiones para la documentación y el diseño de hardware.

V

Agradecimientos

Agradezco a mi director y codirector por la ayuda y guía durante el desarrollodel trabajo, a mis compañeros de la séptima cohorte y a los docentes de la CESEpor su predisposición.

VII

Índice general

Resumen III

1. Introducción General 11.1. Descripción general del sensado remoto atmosférico . . . . . . . . . 1

1.1.1. Introducción a la técnica LIDAR . . . . . . . . . . . . . . . . 21.1.2. Aplicaciones y su importancia . . . . . . . . . . . . . . . . . 3

1.2. Motivación y problemática . . . . . . . . . . . . . . . . . . . . . . . . 41.3. Objetivos y alcance . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51.4. Antecedentes de sistemas de adquisición . . . . . . . . . . . . . . . 5

2. Introducción Específica 72.1. Descripción de un sistema por fotoconteo . . . . . . . . . . . . . . . 7

2.1.1. Esquema de un sistema de conteo básico . . . . . . . . . . . 82.1.2. Banco de contadores con habilitación . . . . . . . . . . . . . 8

2.2. Fotoconteo empleando acumulación directa . . . . . . . . . . . . . . 92.3. Requerimientos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10

2.3.1. Funcionales . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102.3.2. Metodológicas . . . . . . . . . . . . . . . . . . . . . . . . . . 11

3. Diseño e Implementación 133.1. Descripción del contexto . . . . . . . . . . . . . . . . . . . . . . . . . 133.2. Diseño general de la arquitectura . . . . . . . . . . . . . . . . . . . . 143.3. Características de la placa de desarrollo Arty Z7-10 . . . . . . . . . 15

3.3.1. Puertos de entrada y salida . . . . . . . . . . . . . . . . . . . 153.3.2. Puertos Pmod . . . . . . . . . . . . . . . . . . . . . . . . . . . 153.3.3. Reloj del sistema . . . . . . . . . . . . . . . . . . . . . . . . . 16

3.4. Descripción de módulos . . . . . . . . . . . . . . . . . . . . . . . . . 183.5. Arquitectura específica . . . . . . . . . . . . . . . . . . . . . . . . . . 19

3.5.1. Controladores del sistema de adquisición basado en máqui-nas de estados finitos . . . . . . . . . . . . . . . . . . . . . . . 19

3.5.2. Controlador lógico . . . . . . . . . . . . . . . . . . . . . . . . 203.5.3. Comunicación . . . . . . . . . . . . . . . . . . . . . . . . . . . 233.5.4. Acumulación y direccionamiento de memoria . . . . . . . . 26

4. Ensayos y Resultados 294.1. Ensayos de módulo con bancos de prueba . . . . . . . . . . . . . . . 294.2. Resultados . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

4.2.1. Prueba con señales . . . . . . . . . . . . . . . . . . . . . . . . 33

5. Conclusiones 375.1. Trabajo realizado . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 375.2. Próximos pasos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

6. Apéndice A. Introducción a la ecuación LIDAR 39

VIII

6.1. Ecuación LIDAR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39

Bibliografía 45

IX

Índice de figuras

1.1. Variedad de plataformas y técnicas de sensado pasiva y activas uti-lizadas en la actualidad para las observaciones terrestres1. . . . . . 1

1.2. Esquema básico de un LIDAR para aplicaciones atmosféricas. . . . 31.3. Vista de un sistema LIDAR a bordo transbordador espacial Disco-

very para aplicaciones atmosféricas2. . . . . . . . . . . . . . . . . . . 41.4. Ejemplo de un sistema LIDAR funcionando en patagonia para la

medición de ozono estratosferico3. . . . . . . . . . . . . . . . . . . . 41.5. Sistema de adquisición de señales LIDAR donado por el CNRS de

Francia. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51.6. Sistema comercial de adquisición marca LICEL PR10-160 para ad-

quisición de señales LIDAR. . . . . . . . . . . . . . . . . . . . . . . . 6

2.1. Esquema general de un sistema de fotoconteo real utilizado para laadquisición de señales LIDAR. Los bloques dentro del rectángulorojo son los módulos desarrollados en el presente trabajo. . . . . . . 7

2.2. Sistema de conteo básico4. . . . . . . . . . . . . . . . . . . . . . . . . 92.3. Sistema de fotoconteo con señal de habilitación4. . . . . . . . . . . . 102.4. Sistema de fotoconteo con señal de habilitación con múltiple sis-

tema de contadores y habilitación en paralelo para almacenar unaforma de onda5. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11

2.5. Principio de acumulación en un sistema de fotoconteo similar alutilizado en aplicaciones LIDAR. Las líneas verticales punteadasdefinen la resolución. . . . . . . . . . . . . . . . . . . . . . . . . . . . 12

3.1. Esquema general se visualiza las señales de entrada, el bloque dedigitalización en una FPGA, la comunicación con la PC (PersonalComputer) y almacenamiento de los datos. . . . . . . . . . . . . . . . 13

3.2. Arquitectura fundamental de un sistema por fotoconteo. . . . . . . 143.3. Placa de desarrollo Arty Z7-10 fabricada por la compañía Digilent. 153.4. Descripción de los puertos de propósito general de entrada y salida. 163.5. Descripción de los puertos de propósito general de entrada y salida. 163.6. Adaptador conversor USB a UART RS-232 para trabajar con entra-

das, salidas en 3,3 V. . . . . . . . . . . . . . . . . . . . . . . . . . . . 173.7. Descripción del reloj para Arty Z7-106. . . . . . . . . . . . . . . . . . 173.8. Descripción modular del diseño implementado. Los cuatro conta-

dores funcionan como dos bancos A y B para poder realizar la acu-mulación con la memoria RAM. . . . . . . . . . . . . . . . . . . . . . 18

3.9. Descripción específica del diseño utilizado en el proyecto. . . . . . 203.10. Máquina de estados del controlador lógico para sincronizar el sis-

tema general de control y acumulación. . . . . . . . . . . . . . . . . 223.11. Máquina de estados para manejo de comunicación por UART y

envio de datos hacia la PC. . . . . . . . . . . . . . . . . . . . . . . . . 25

X

3.12. Máquina de estados para control y acumulación de datos medianteuna memoria de doble puerto. . . . . . . . . . . . . . . . . . . . . . . 27

4.1. Simulación de tres máquinas de estados: controlador lógico 4.1a,comunicación con la PC 4.1b, direccionamiento y acumulación 4.1c.Algunas señales de interés se resaltaron para una mejor visualiza-ción. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

4.2. Imagen del sistema que se utilizó en las pruebas. Cables de cone-xión rojo y amarillo son las señales de prueba de disparo y de señalde entrada respectivamente. . . . . . . . . . . . . . . . . . . . . . . . 32

4.3. Banco de pruebas y señales de entrada y salidas para generaciónde señal de disparo y entrada al dispositivo ensayado. . . . . . . . . 34

6.1. Geometría básica en un sistema LIDAR. La divergencia del haz lá-ser se encuentra en el interior del campo de visión del telescopio7.

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 406.2. Influencia de la función de solapamiento (Overlap), en la dinámica

de la señal LIDAR8. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42

XI

Índice de Tablas

1.1. Comparativa de tres sistemas de fotoconteo, dos diseñado por ins-tituciones del exterior, y se comparan con el prototipo desarrolla-do. Se caracteriza la integración máxima, la resolución espacial y elrango máximo de medición. . . . . . . . . . . . . . . . . . . . . . . . 6

3.1. Clasificación de entradas y salidas, el tipo de señal utilizada y sudescripción para los módulos de demultiplexación, contadores, su-mador y memoria. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

3.2. Controlador lógico: descripción de las entradas y salidas de la má-quina de estado. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

3.3. Comunicación: descripción de entradas y salidas de la máquina deestados. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

3.4. Conexión de terminales entre el adaptador USB-UART, el conectorPmod JA de la placa y los pines físicos de la FPGA. . . . . . . . . . 23

3.5. Comandos disponibles con sus respectivos códigos en hexadecimal. 243.6. Acumulación y direccionamiento de memoria: descripción de en-

tradas y salidas de la máquina de estados. . . . . . . . . . . . . . . . 26

4.1. Adquisición del módulo de fotoconteo mediante la configuraciónde tres resolucionesWT = 60, 100 y 200 ns y un valor de integraciónconstante de 10 s. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35

4.2. Adquisición del módulo de fotoconteo mediante la configuraciónde tres valores de integración Ti = 5, 15 y 30 segundos y un valorde resolución temporal de 60 ns. . . . . . . . . . . . . . . . . . . . . 36

XIII

Dedicado a mi compañera de vida Carina y a mis dosamores, mis hijos, Halena y Genáro.

1

Capítulo 1

Introducción General

En este capítulo se introduce a los aspectos generales de la medición en la at-mósfera con técnica LIDAR (Light Detection and Ranging) y se describe el contextode su desarrollo histórico. Asimismo, se da una visión general de las partes queconstituyen un sistema de medición y se explican las motivaciones y objetivos delpresente trabajo.

1.1. Descripción general del sensado remoto atmosférico

Las observaciones cuantitativas de la atmósfera permiten determinar las caracte-rísticas físicas, químicas y dinámicas por medio de diversos principios físicos. Enla figura 1.1 se visualiza una variedad de plataformas empleadas en la actualidadpara el monitoreo remoto atmosférico y su región de estudio mediante la escalavertical de alturas en el margen izquierdo.

FIGURA 1.1: Variedad de plataformas y técnicas de sensado pa-siva y activas utilizadas en la actualidad para las observaciones

terrestres1.

La presente memoria se centra en el sensado remoto atmosférico que implica me-dir a distancia un determinado parámetro. Se divide en dos técnicas cuyas carac-terísticas más relevantes son:

1Créditos NASA’s Goddard Space Flight Center

2 Capítulo 1. Introducción General

Técnica pasiva: involucra sistemas que detectan radiación. Los sistemas sediseñan para detectar solamente radiación proveniente de una fuente, ejem-plo el Sol o las estrellas.

Técnica activa: utilizan una fuente artificial de emisión de radiación electro-magnética que interacciona con el medio bajo estudio.

1.1.1. Introducción a la técnica LIDAR

La palabra LIDAR proviene de un acrónimo en inglés que se forma a partir dela frase Light Detection and Ranging y describe un principio que utiliza luz comoemisor de energía y un receptor para su detección. Es muy común relacionar estatécnica con fuentes de emisión láser debido a que hoy en día todas las aplicacionesLIDAR involucran láseres como elemento activo.

Sin embargo este principio era utilizado antes de la invención del láser y en ladécada de los treinta fueron realizados los primeros intentos para medir perfilesde densidad en la atmósfera superior con emisor y receptor separados. Estos sis-temas llamados biestáticos permitieron medir la intensidad de dispersión de luzy por ende la densidad por medio de lámparas reflectoras y técnicas de triangu-lación [1][2].

En 1938 comenzaron las primeras mediciones con la generación de pulsos de luzpara medir alturas de nubes [3]. Esto permitió desarrollar sistemas monoestáticosdonde tanto el emisor como el receptor podían colocarse en el mismo lugar ymedir distancias por medio del tiempo que tardaba el pulso de luz en hacer uncamino de ida y vuelta.

La gran carrera de desarrollo de LIDAR comenzó con fuerza con la invencióndel láser en 1960 [4] y la invención del Q-switched en 1962 [5] que permitió lageneración de pulsos de luz extremadamente cortos y con potencias pico de va-rios órdenes de magnitud. Tan solo tres años después de su invención Fiocco andSmullin publicaron el primer artículo de observaciones cuantitativas de la atmós-fera utilizando un láser de rubí [6].

La técnica LIDAR se basa en sistemas láser que operan con un principio similaral RADAR (Radio Detection And Ranging) o al SONAR (Sound Navigation And Ran-ging). En la técnica LIDAR, se emiten pulsos de luz de muy corta duración. La luzdel láser es luego dispersada con los obstáculos con que interactúa, típicamentemoléculas y partículas que se encuentran en el aire.

Una porción de esa luz es dispersada en la dirección opuesta al envío del haz yes recolectada por un telescopio donde convenientemente se coloca un detectorconstituido generalmente por un PMT (Photomultiplier Tube). El PMT medirá enconjunto con una electrónica de control, la intensidad de la señal en función de ladistancia. Esta se determina en función del tiempo que transcurre entre el pulsode luz que es emitido hacia la atmósfera y su arribo en el detector. Debido a quela velocidad de la luz es una constante conocida la distancia se puede determinara partir de la relación espacio y tiempo. En la figura 1.2, se muestra el esquemabásico de un LIDAR para mediciones atmosféricas.

En aplicaciones que usan la técnica LIDAR para medir parámetros de las atmosfe-ra, la información que se detecta en el receptor son pulsos de luz de pequeña am-plitud, y que decrecen en su intensidad de forma exponencial. Por estos motivos

1.1. Descripción general del sensado remoto atmosférico 3

FIGURA 1.2: Esquema básico de un LIDAR para aplicaciones at-mosféricas.

la detección analógica clásica se deja de lado y se utiliza la detección por fotocon-teo [8] [9]. Durante el desarrollo de la memoria se aborda el análisis, desarrollo eimplementación de un sistema para el almacenamiento de señales provenientesde un LIDAR.

1.1.2. Aplicaciones y su importancia

La técnica LIDAR contribuyó enormemente al conocimiento de la atmósfera de-bido a su potencial de estudiar regiones limitadas de pocos metros cúbicos enpocos segundos hasta escalas globales durante años como sucedió con la misiónLITE (Lidar In-space Technology Experiment).

El proyecto LITE se inició en 1985 para demostrar el funcionamiento de un LI-DAR en el espacio. El objetivo fue realizar investigaciones atmosféricas realescon sistemas remotos activos. La misión LITE viajó en el transbordador espacialDiscovery como parte de la misión STS-64 entre el 9 y el 20 de septiembre de 1994.En la figura 1.3 se muestra una imagen del transbordador con el sistema LIDARinstalado y apuntando hacia la Tierra para realizar mediciones.

En Argentina el desarrollo de LIDAR se inició en la década del 90 en CITEDEF(Instituto de Investigaciones Científicas y Técnicas para la Defensa). Las primerasaplicaciones fueron instrumentos para realizar telemetría de objetos como vehícu-los y tanques militares.

La línea en investigación de atmósfera comenzó con sistemas LIDAR para medi-ción de gases y material particulado en suspensión.

En 1998 se comenzó con la construcción de un LIDAR móvil para medir ozonoestratosférico en latitudes subantárticas. La motivación fue estudiar la problemá-tica y evolución del agujero de ozono, que afecta la región de patagonia australargentina durante la primavera.

2créditos NASA (National Aeronautics and Space Administration)


FIGURA 1.3: Vista de un sistema LIDAR a bordo transbordadorespacial Discovery para aplicaciones atmosféricas2.

En la figura 1.4 se muestra al sistema operando durante la noche. En la imagen sevisualiza un haz de color verde que interactúa con las partículas de polvo que seencuentran en suspensión.

FIGURA 1.4: Ejemplo de un sistema LIDAR funcionando en pata-gonia para la medición de ozono estratosferico3.

1.2. Motivación y problemática

La motivación de este trabajo fue la búsqueda de alternativas flexibles y de bajocosto que permitan el desarrollo de módulos por fotoconteo para aplicacionesLIDAR.

3Gentileza JICA (Japan International Cooperation Agency)

1.3. Objetivos y alcance 5

Existen en el mercado compañías que comercializan módulos dedicados para di-chos sistemas como LICEL, ORTEC [10][11]. Para grupos que trabajan en investi-gación, el acceder a este tipo de tecnología, resulta muchas veces costoso.

La búsqueda y desarrollo de sistemas de fotoconteo abiertos que puedan ser com-partido dentro de la red LALINET (Latin American Lidar Network) es una fuentede motivación para este trabajo [12].

1.3. Objetivos y alcance

El objetivo del proyecto es el diseño, desarrollo e implementación de un móduloexperimental que permita la adquisición de señales LIDAR por fotoconteo. Sebuscó lograr con ello tener mayor flexibilidad en el desarrollo e investigación denuevas técnicas y futuras líneas de investigación en el campo del sensado remotoatmosférico.

Para el presente proyecto se diseñó e implementó un firmware en HDL (Hard-ware Description Language). El trabajo no incluyó el desarrollo de un prototipo deplacas PCB para acondicionar las señales de entrada. El objetivo se centró en eldiseño y simulación con diferentes tipos de señal LIDAR sobre el firmware HDLutilizando una placa de desarrollo.

Se programó un software corriendo bajo Linux para establecer comunicación conla placa y configuración de los parámetros de funcionamiento y almacenamientode datos. Se dejó documentado toda la descripción del hardware para futurasmejoras sobre el sistema.

1.4. Antecedentes de sistemas de adquisición

La técnica de fotoconteo es utilizada para adquirir señales LIDAR en forma elec-trónica. La placa de fotoconteo que se utilizó en la estación de Río Gallegos fuediseñada por el CNRS (Centre national de la recherche scientifique) en Francia y es-tuvo en funcionamiento hasta mediados del 2009. En la figura 1.5 se muestra unaimagen del sistema descripto.

FIGURA 1.5: Sistema de adquisición de señales LIDAR donado porel CNRS de Francia.


Luego se instaló un sistema de adquisición marca Licel modelo Transient Recor-der PR10-160 que es más compacto y estable. En figura 1.6 se visualiza el sistemacomercial de adquisición que actualmente está en funcionamiento.

FIGURA 1.6: Sistema comercial de adquisición marca LICEL PR10-160 para adquisición de señales LIDAR.

En la tabla 1.1 se presenta un resumen de las características más relevantes delos dos sistemas que fueron utilizados hasta el momento en la estación de RíoGallegos. Un tercer sistema se agrega para comparar con los anteriores, corres-pondiente al prototipo diseñado en la presente memoria.

TABLA 1.1: Comparativa de tres sistemas de fotoconteo, dos dise-ñado por instituciones del exterior, y se comparan con el prototipodesarrollado. Se caracteriza la integración máxima, la resolución

espacial y el rango máximo de medición.

Fabricantes Integración máx. (Hz) Resolución espacial (m) Rango máximo (m)

CNRS 1800 150 153.600LICEL 65534 3,75 - 7,5 - 15 - 75 - 150 614.400Prototipo 65534 3 - 191 (en pasos 0.75) 195.584

7

Capítulo 2

Introducción Específica

En el presente capítulo se realiza una introducción a los conceptos generales so-bre digitalización de señales en sistemas LIDAR (light detection and ranging) y sedescriben sus principios.

2.1. Descripción de un sistema por fotoconteo

En la figura 2.1 se muestra un diagrama en bloques simplificado de un sistemapor fotoconteo para ser utilizado en aplicaciones LIDAR. El esquema muestrauna señal genérica denominada señal de entrada que se compone por una serie depulsos de diferentes alturas separados un cierto tiempo. Se aprecia además unacomponente de señal que no es deseable tener y que denominamos ruido. Porconsiguiente la señal de entrada es compuesta por pulsos más el ruido propio. Laseñal de entrada atraviesa una serie de etapas para poder ser procesada antes desu adquisición.

FIGURA 2.1: Esquema general de un sistema de fotoconteo realutilizado para la adquisición de señales LIDAR. Los bloques den-tro del rectángulo rojo son los módulos desarrollados en el presen-

te trabajo.

8 Capítulo 2. Introducción Específica

Una primera etapa está vinculada a acondicionar la señal. Un resistor de entradase coloca para producir una adaptación de impedancias con la señal de salida pro-veniente de un PMT (photomultiplier) para que toda la potencia de la señal recibidapor el sistema LIDAR sea transmitida a la entrada del módulo de adquisición.

Luego una etapa de preamplificación eleva el nivel de la señal. Generalmente estaetapa se caracteriza por tener baja ganancia (alrededor de 10 veces) y gran anchode banda. La señal de salida amplificada entra a un discriminador.

El principio de funcionamiento de un discriminador se basa en un comparadorque evalúa la señal de entrada con una señal continua previamente seleccionada.Si la señal de entrada es mayor al umbral constante preseleccionado, la salida pa-sa a un estado lógico activo, de lo contrario permanece en un estado bajo. Estaetapa posee alto rechazo al ruido y es función del nivel de discriminación confi-gurado. La salida del comparador produce una señal con estados exclusivamentelógicos.

El núcleo de todo el sistema de adquisición por fotoconteo está compuesto por unsistema de contadores que se visualiza en la figura 2.1 y que se ha marcado en uncuadro rojo. Su función es contar y almacenar los estados lógicos que llegan enposiciones consecutivas de memoria. Cada posición corresponde a una distanciaúnica en metros.

Cada contador solo se habilita un tiempo ∆ti el cual definirá la resolución es-pacial de nuestro sistema en función de la velocidad de la luz. Para una mayorcomprensión referirse a la ecuación 6.3 del apéndice 6. En ese tiempo el contadordeberá ser capaz de contar los pulsos lógicos que lleguen desde el comparador.

Por último una interfaz es la responsable de transferir los datos de cada contadorhacia una PC para almacenamiento y análisis. En los sistemas reales el contadorgeneralmente se implementa sobre una ASIC (Application Specific Integrated Cir-cuit) o también sobre una FPGA (Field Gate Programmable Array). La arquitecturadel sistema de contadores será motivo de discusión en el capítulo 3.

2.1.1. Esquema de un sistema de conteo básico

Para comprender mejor el principio de funcionamiento de un sistema por foto-conteo, se desarrollan los conceptos explicados en la sección 2.1 y en particular lorelacionado con los bloques marcados en línea continua roja de la figura 2.1. Elsistema más básico de un módulo para aplicación en fotoconteo se muestra en lafigura 2.2.

Una señal de umbral denominada threshold es la responsable de discriminar en-tre señal y ruido del detector. Una desventaja de este circuito es el contador, quese incrementa por cada pulso de entrada pero que debe cada cierto tiempo ini-cializarse en cero para visualizar la cantidad de cuentas medidas. Estos diseñossuelen estar dentro de módulos compactos instalados en conjunto con el sensor.

2.1.2. Banco de contadores con habilitación

Si se agrega lógica adicional al diagrama de la figura 2.2 se puede controlar eltiempo que el sistema de conteo está activo usando una señal de habilitacióncomo control del contador. En la figura 2.3 se visualiza el esquema de fotoconteoque utiliza un bloque denominado gate para habilitar el contador.

2.2. Fotoconteo empleando acumulación directa 9

FIGURA 2.2: Sistema de conteo básico1.

La ventaja que se tiene es la de proveer selectividad. Variando el tiempo en laseñal gate es posible adquirir mayor o menor cantidad de cuentas. Este esquemase utiliza por ejemplo en química analítica para estudio de fluorescencia [14][15].

Si bien hasta aquí hemos representado un par de arquitecturas y diseños gene-rales sobre fotoconteo no abordamos totalmente como permitir que el sistemapueda almacenar cuentas en diferentes ∆ti en función del tiempo.

Una posibilidad es incorporar un sistema en paralelo al descripto en la figura 2.2.En la figura 2.4 se visualiza el esquema de fotoconteo básico que utiliza N conta-dores con habilitación de señal gate en paralelo activándose en forma secuencial.

El sistema funciona a partir de una señal de disparo trigger y una línea de delayva a retrasar la activación en forma secuencial hacia una lógica de control quemaneja la habilitación o no de un determinado contador Ni.

Como esta técnica permite la habilitación secuencial de contadores, se la puedecomparar a una ventana temporal que va moviéndose sobre la señal a adquirir,similar al concepto de ventana que se utiliza en filtros digitales. La tasa de conteoes en general baja, de algunas cuentas por cada secuencia, por lo tanto es nece-sario ejecutar varios barridos consecutivos para alcanzar mayor acumulación decuentas.

2.2. Fotoconteo empleando acumulación directa

Una alternativa para implementar una técnica por fotoconteo eficiente es ir des-plazándose sobre posiciones de memoria consecutivas con el objetivo de acumu-lar las cuentas medidas. Los sistemas por fotoconteo en aplicaciones LIDAR tra-bajan acumulando sobre períodos de tiempo fijos. En cada período una cantidadde pulsos se acumula.

En la figura 2.5a.b.c se visualiza como tres señales de pulsos se generan en formaaleatoria con diferentes colores azul, rojo y verde. El objetivo es contar el valor

1Extraído de [13]2Extraído de [13]


FIGURA 2.3: Sistema de fotoconteo con señal de habilitación1.

neto de pulsos que se encuentran entre las barras punteadas verticales. Cada po-sición de memoria tiene la cuenta neta acumulada durante un período de tiempomínimo que es controlada por la resolución espacial. En la figura 2.5 la resolucióntemporal se gráfica en líneas punteadas verticales.

La figura 2.5.d muestra cómo el sistema de conteo funciona a través de sucesivasacumulaciones y permite construir una señal LIDAR por medio de la suma de lastres señales independientes visualizadas en la parte superior.

El beneficio de este tipo de arquitecturas permite acumular gran cantidad decuentas. La resolución temporal esta relacionada directamente con la resoluciónespacial y se controla con el tiempo que demora en cambiar la dirección de me-moria.

Sin embargo existen tiempos que se deben considerar en este tipo de diseño comotiempos de acceso en la lectura, escritura e incluso el incremento en la posiciónde memoria los cuales irán en desmedro del desempeño del sistema. En el capí-tulo 3 dentro del marco introductorio del diseño elegido y su implementación sediscute en mayor profundidad la arquitectura que se seleccionó en función de labibliografía existente.

2.3. Requerimientos

Los siguientes son los requerimientos del presente trabajo:

2.3.1. Funcionales

La resolución espacial de adquisición debe ser de 3 m.

El sistema debe ser capaz de contar hasta una distancia máxima de 1500 m.

2.3. Requerimientos 11

FIGURA 2.4: Sistema de fotoconteo con señal de habilitación conmúltiple sistema de contadores y habilitación en paralelo para al-

macenar una forma de onda2.

El sistema debe estar compuesto por contadores de 16 bits.

Se debe iniciar el conteo con flanco ascendente en señal de disparo (trigger)pulso positivo de al menos 50 ns.

El tiempo de integración debe ser variable en función de pulsos de disparoentre 1 y 65535 pulsos de disparo.

La transferencia de datos se debe realizar vía una UART (Universal Asyn-chronous Receiver-Transmitter).

Se deben contar pulsos entre 3,5 y 50 ns desde la señal de entrada.

2.3.2. Metodológicas

Se debe utilizar GIT para control de versiones en documentación y código.

Se debe desarrollar un firmware modular.


FIGURA 2.5: Principio de acumulación en un sistema de fotocon-teo similar al utilizado en aplicaciones LIDAR. Las líneas vertica-

les punteadas definen la resolución.

13

Capítulo 3

Diseño e Implementación

En este capítulo se desarrolla la arquitectura del sistema de fotoconteo para apli-caciones LIDAR (LIght Detection And Ranging). El diseño se desarrolló a travésde un diagrama modular. Se describe la descripción del diseño sobre una FPGA(Field Programmable Gate Array).

3.1. Descripción del contexto

Para la implementación del sistema se realizó una búsqueda bibliográfica extensay específica para abordar aspectos particulares del diseño. La mayoría de las pu-blicaciones analizadas hacen referencia a desempeños y existe poca informaciónsobre arquitecturas específicas. Existen trabajos de los años ochenta desarrolla-dos en base al diseño de circuitos digitales donde se puede inferir arquitecturasespecíficas con mayor detalle [16].

Otros trabajos muestran el uso de contadores en conjunto con memorias y acu-muladores para efectuar la sumatoria de ecos o pulsos en forma repetitiva en eltiempo. Estos permite tener baja densidad de hardware [17] [18].

El desarrollo y aplicación del módulo de fotoconteo en el proyecto se realizó so-bre una placa de desarrollo Arty Z7-10 de la familia Zynq-7000 (xc7z 010clg400-1)de Xilinx fabricada por Digilent [19]. El diagrama en bloques de la figura 3.1 pro-porciona una descripción general de lo desarrollado.

FIGURA 3.1: Esquema general se visualiza las señales de entrada,el bloque de digitalización en una FPGA, la comunicación con la

PC (Personal Computer) y almacenamiento de los datos.

14 Capítulo 3. Diseño e Implementación

El ingreso de datos se hace por un solo terminal en forma serie. Otra señal funcio-na como control y se denomina señal de disparo o trigger. Esta permite el iniciode adquisición sobre el sistema una vez configurado.

La salida de datos se efectuó en forma serie por una UART (Universal Asynchro-nous Receiver-Transmitter) hacia una PC. Una aplicación desarrollada en Pythonpermite almacenar los datos medidos en archivos con formato ASCII (AmericanStandard Code for Information Interchange). Cada medida posee un archivo de textodiferente.

3.2. Diseño general de la arquitectura

La arquitectura básica que se trabajó durante el desarrollo del proyecto es la con-figuración descripta en la sección 2.2. En la figura 3.2 se describe la conexión entrelos bloques y su función.

Una primera etapa se compone de un transductor denominado PMT (Photomul-tiplier Tube) que permite traducir los pulsos o eventos de luz que llegan en formadiscreta al detector y transformarlo por efecto fotoeléctrico en pulsos eléctricos.

FIGURA 3.2: Arquitectura fundamental de un sistema por fotocon-teo.

El bloque de demultiplexación es la primera etapa y la responsable de distribuirla señal de entrada. La distribución de la señal se hace cuando la implementaciónse realiza con contadores [20]. Los contadores cumplen en incrementan su valoren función de los pulsos que llegan a sus entradas. Luego una sección de mul-tiplexación permite distribuir el resultados de los contadores y almacenarlos enmemoria.

3.3. Características de la placa de desarrollo Arty Z7-10 15

El bloque de memoria tiene el objetivo de almacenar los valores parciales de loscontadores y de llevar adelante la acumulación que se describe en mayor detalleen las siguientes secciones.

3.3. Características de la placa de desarrollo Arty Z7-10

La Arty Z7-10 es una plataforma de desarrollo diseñada en función de la arquitec-tura Zynq-7000 por la compañía Xilinx. La placa posee integrado un procesadorCortex A9 dual-core de 650 MHz en conjunto con la lógica programable de la se-rie 7 de Xilinx. A lo largo de la memoria nos referimos a la lógica programablecomo PL (Programmable Logic) y al Cortex-A9 como PS (Processing System).

En la figura 3.3 se puede ver la placa de desarrollo utilizada, donde se realizaronlas pruebas de funcionalidad y cumplimiento de requerimientos.

FIGURA 3.3: Placa de desarrollo Arty Z7-10 fabricada por la com-pañía Digilent.

3.3.1. Puertos de entrada y salida

La placa Arty Z7-10 incluye dos LED (Light-Emitting Diode) tricolores, 2 interrup-tores, 4 botones y 4 LEDs individuales como muestra la figura 3.4. Los botonespulsadores y los interruptores deslizantes se conectan a la lógica programable PL(Programmable Logic) a través de resistencias en serie para evitar daños por corto-circuitos involuntarios. Estos se pueden producir por errores cuando una salidade la FPGA asignado a un botón o pulsador se define como salida.

Los cuatro botones son interruptores de tipo pulsador que generan una salidabaja cuando están sin presionarse, y una salida alta solo cuando se presionan. Losinterruptores deslizantes son de accionamiento permanente y generan entradasconstantes altas o bajas dependiendo de su posición. El proyecto desarrollado nocontempla el uso de interruptores y pulsadores pero sí el uso de de una salidatipo LED.

3.3.2. Puertos Pmod

Los puertos Pmod son conectores hembra de 2 x 6, ángulo recto, espaciado de 100mil que se acoplan con conectores estándar de 2 x 6 pines [21]. Cada puerto Pmod


FIGURA 3.4: Descripción de los puertos de propósito general deentrada y salida.

de 12 pines proporciona dos señales VCC de 3,3 V (pines 6 y 12), dos señales detierra (pines 5 y 11) y ocho señales lógicas, como se muestra en la figura 15.1. Lospines VCC y de tierra pueden suministrar hasta 1 A de corriente, pero se debetener cuidado de no exceder el límite para evitar daño en los reguladores de lafuente de alimentación.

FIGURA 3.5: Descripción de los puertos de propósito general deentrada y salida.

El Arty Z7-10 incluye un FTDI FT2232HQ USB-UART conectado al conector J14que le permite comunicar la PC con la placa. Los datos del puerto serie se inter-cambian con el Zynq utilizando un puerto serie de dos hilos (TxD / RxD).

El puerto está conectado a los pines PS (MIO) y se puede usar en combinacióncon el controlador UART 0. En el proyecto desarrollado se uso esta facilidad quenos provee la placa debido a que nuestro desarrollo no cuenta con un Zynq.

En cambio se utilizó dos terminales del conector JA para conectar la UART quese implementó. Para que la comunicación con la PC pueda realizarse de acuerdoal estándar RS-323 utilizamos un conversor de niveles TTL a LVCMOS33 que sevisualiza en la figura 3.6.

3.3.3. Reloj del sistema

El Arty Z7-10 proporciona un reloj de 50 MHz a la entrada Zynq PS_CLK, quese utiliza para generar los relojes para cada uno de los subsistemas PS (ProcessingSystem). La entrada de 50 MHz permite que el procesador funcione a una frecuen-cia máxima de 650 MHz y el controlador de memoria DDR3 a un máximo de 525MHz (1050 Mbps).

3.3. Características de la placa de desarrollo Arty Z7-10 17

FIGURA 3.6: Adaptador conversor USB a UART RS-232 para tra-bajar con entradas, salidas en 3,3 V.

El PS (Processing System) tiene un PLL dedicado capaz de generar hasta cuatrorelojes de referencia, cada uno con frecuencias configurables, que pueden usarsepara registrar la lógica personalizada implementada en el PL.

Además, el Arty Z7-10 proporciona un reloj externo de 125 MHz. El mismo per-mite que el PL se use de manera completamente independiente del PS, lo quepuede ser útil para aplicaciones simples que no requieren el procesador.

El PL del Zynq también incluye MMCM y PLL que se pueden usar para generarrelojes con frecuencias precisas y relaciones de fase. Cualquiera de los cuatro re-lojes de referencia PS o el reloj de referencia externo de 125 MHz se puede utilizarcomo entrada para los MMCM y PLL. El Arty Z7-10 incluye 2 MMCM y 2 PLL, yel Arty Z7-20 incluye 4 MMCM y 4 PLL.

Para obtener una descripción completa de las capacidades de los recursos de sin-cronización de Zynq PL, consulte la guía de usuarios [22].

La figura 3.7 se describe el esquema de reloj que utiliza la placa Arty Z7-10. Parala salida del reloj de referencia se utiliza un oscilador de 125 MHz para la PL.

En el diseño se incluyó un núcleo IP (Intellectual Property) propiedad de Xilinx conel objetivo de generar una frecuencia de 200 MHz a partir de la frecuencia de relojexterna de 125 Hz. Todos los módulos implementados sobre la FPGA funcionancon una frecuencia de 200 MHz. Se selecciono este valor debido a las limitacionesimpuestas por el análisis de temporización realizas en el dispositivo, durante elproceso de implementación.

FIGURA 3.7: Descripción del reloj para Arty Z7-101.

1https://reference.digilentinc.com/reference/programmable-logic/arty/start

https://reference.digilentinc.com/reference/programmable-logic/arty/start


3.4. Descripción de módulos

En la figura 3.8 se muestra una descripción modular del diseño implementadosobre la FPGA. La señal de entrada se digitaliza e ingresa primero por un acon-dicionador de señal con el objetivo de sincronizar la señal externa con nuestrodominio de reloj, y evitar problemas de metaestabilidades.

La señal de entrada ingresa a un acondicionador y tiene como función sincroni-zar la señal entrante con la frecuencia del reloj del sistema. Luego un demultiple-xor distribuye la señal sincronizada cíclicamente hacia un banco compuesto porcuatro contadores numerados de cero a tres. Estos contadores se muestran en lafigura 3.8 con colores rojo, azul, verde y negro.

FIGURA 3.8: Descripción modular del diseño implementado. Loscuatro contadores funcionan como dos bancos A y B para poder

realizar la acumulación con la memoria RAM.

La señal de control que ingresa al demultiplexor (demux) cambia cada un ∆t. Estetiempo define la resolución espacial y es controlado por una máquina de esta-dos. Para entender la relación entre tiempo y espacio ver la ecuación 6.3 que seencuentra en el apéndice 6. El dato de resolución se configura por comunicaciónserie mediante una UART utilizando un comando desde la PC.

Por cada unidad de tiempo ∆t el contador n de 16 bits cuenta la cantidad depulsos que llegan. La acumulación se implementó por medio de dos bancos decontadores A y B visualizados en la figura 3.8 en línea punteada negra y de unaRAM de puerto dual con un ancho de 32 bits.

Este arreglo permite almacenar el valor de dos contadores, en la misma posiciónde memoria. La memoria tiene una longitud de 512 posiciones donde cada posi-ción tiene una longitud de 32 bits. La totalidad de datos transmitidos por UARTes de 2048 bytes, cuando se realiza una transferencia desde el dispositivo a la PC.

Todo el proceso de control, adquisición y comunicación de datos fue implemen-tado por tres máquinas de estado cada una con una función definida. La descrip-ción completa de sus implementaciones se detalla en la sección 3.5.1.

3.5. Arquitectura específica 19

3.5. Arquitectura específica

El sistema presenta una serie de módulos instanciados en la FPGA y un conjuntode señales en colores que se clasifican en cuatro categorías:

Señal de entrada (verde).

Datos (gris).

Control (rojo).

Direcciones (azul).

Este conjunto de señales permite el control y sincronización general del diseño.En el esquema específico de la figura 3.9 se visualiza el detalle de la arquitecturadiseñada en la presente memoria. En la parte inferior se localizan las tres máquinade estados que controlan todo el sistema y se clasifican como:

Controlador lógico.

Controlador de comunicación.

Controlador de acumulación y memoria.

Desde cada máquina de estado se generan y se reciben señales de datos, controly direccionamiento. La sección superior se compone del sistema de conteo y acu-mulación por medio de dos bancos de contadores y una RAM de puerto dual. Elbloque denominado Power-on Reset, es responsable de inicializar las máquinas deestados cuando el dispositivo se alimenta.

En la tabla 3.1 se clasifican las señales generales por tipo, categoría y descripciónutilizadas por el banco de contadores, el sumador y la memoria como se muestraen la figura 3.9.

3.5.1. Controladores del sistema de adquisición basado en máquinasde estados finitos

Una máquina de estados finitos (MEF) es un circuito secuencial que permitencontrolar el comportamiento de un sistemas. Su estructura se basa en una seriede estados que el sistema transita. Las salidas no solo depende del estado sinoque puede ser función de sus entradas [23].

Las MEF pueden ser modeladas usando dos tipos de circuitos secuenciales quese describen brevemente a continuación:

Máquina de Moore: en una máquina de Moore la salida es función exclusivadel estado actual del sistema.

Máquina de Mealy: una máquina de Mealy es aquella donde el valor desalida depende no solo del estado actual que se encuentre la máquina sinotambién es función de su entrada.

En la presente memoria se desarrollaron tres máquinas de estados de tipo Moorepara realizar el control sobre los contadores, demultiplexor, acumulación, manejode memoria RAM, configuración del sistema y la transmisión de datos.


3.5.2. Controlador lógico

El controlador lógico tiene como función principal sincronizar el flujo de datosprovenientes del banco de contadores y acumularlo en memoria. Además con-trola que los datos acumulados en las sucesivas posiciones de memoria hayanllegado al final de la misma y genera también el pedido para la transferencia dedatos hacia la PC.

En la figura 3.10 se muestra el diagrama de la MEF que se implementó. El estadoidle en color verde es el estado inicial en todas las máquinas de estados que se im-plementaron en este trabajo. El estado idle es también accesible cuando la FPGA

FIGURA 3.9: Descripción específica del diseño utilizado en el pro-yecto.


TABLA 3.1: Clasificación de entradas y salidas, el tipo de señalutilizada y su descripción para los módulos de demultiplexación,

contadores, sumador y memoria.

Nombre Tipo E/S Categoría DescripciónDemux

demux E controlSeñal control de salida del demultiplexor, para el envió dela señal de entrada a los contadores n cada ∆t.

Contadorescnt_in E señal Entrada de señal, contador n.reset E control Reset contador, su salida pasa a 0x00.enable E control Habilitación contador n.

Sumadorcnt_data_0_1 E datos Datos de salida de dos contadores (0 y 1) - (0 a 31 bits).cnt_data_2_3 E datos Datos de salida de dos contadores (2 y 3) - (0 a 31 bits).

sel E controlSelecciona que datos desde los contadores (0 y 1) ó(2 y 3) se suma con los datos provenientesde la RAM de doble puerto.

fst_intg E control

Señal en estado activo alto indica que no seproduce suma de los datos desde los contadorescon los datos almacenados en RAM. El dato delbanco de contadores se almacena directamenteen RAM.

RAM

data_a_in E datosDatos desde el sumador. Se envía el resultadode dos contadores juntos en 32 bits.

data_a_out O datosDatos de salida de memoria RAM. Ingresan al sumador paraefectuar la acumulación.

data_b_out O datosDatos de salida de memoria RAM, para ser enviadospor UART hacia la PC.

addr_a E direccionamiento Direccionamiento para producir la acumulación.

addr_b E direccionamientoDireccionamiento para producir la transferencia haciala PC.

se inicializa o cuando el usuario envía por UART un comando de reset.

El estado run habilita al sistema a producir el conteo. Se activa por medio deun comando enable que es enviado por UART. El conteo se inicia una vez queun pulso externo ingresa por el canal trigger. Comienza así una secuencia cíclica através de dos bancos de contadores que funcionan por pares y en forma alternada.En la figura 3.10 se representan los estados en color azul y amarillo.

El cambio de estado entre los contadores se establece cuando la variable resol con-figurada por UART llega al valor deseado. Esta variable se denomina resoluciónespacial del sistema y se define como un número entero variable entre 0 y 255 yrepresenta un número de períodos de reloj.

En el sistema desarrollado el número mínimo de resolución se limita por valida-ción interna en la FPGA a un valor diferente de cero, igual a 4, que equivale a unaresolución temporal de 20 ns. El valor nulo en esta variable no tiene sentido físicoy genera un estancamiento de la máquina de estados.

En la tabla 3.2 se describen las señales que la máquina de estado del controladorlógico utiliza. Cada señal se clasifica por tipo, categoría y se describe una descrip-ción de su función.

El funcionamiento secuencial de los contadores finaliza cuando el sistema adqui-rió sobre la totalidad de la memoria. Cada paso por el estado inc_integ al llegar alfinal de la memoria representa un incremento en uno, sobre la variable de inte-gración. Luego se evalúa si esta variable es menor o igual al valor de integraciónconfigurado por el usuario por medio de la UART.


TABLA 3.2: Controlador lógico: descripción de las entradas y sali-das de la máquina de estado.

Controlador lógicoNombre Tipo E/S Categoría Descripción

trigger E señal Inicia el proceso de conteo.demux S control Control de demux.clr_all S control Coloca los cuatro contadores en cero.ena_cnt S control Habilitación de todos los contadores

led_enable S controlEncendido LED. Cuando se enciende indica queesta habilitado el módulo para contar.

fst_intg S controlSe activa solo en la primer secuencia de conteo e indicaque el primer valor a contar no necesita ser acumulado.

res_s E dato Dato de la resolución espacial enviado UART.intg_s E dato Dato de integración enviado por UARTtx_mem S control Activa alta indica que el proceso de integración finalizotx_ready E control Activa alta indica transferencia de datos desde UART finalizó.init S control Reset MEFde acumulación y direccionamiento.reg_a S control Referencia a los contadores 0 y 1.reg_b S control Referencia a los contadores 2 y 3ena E control Habilitación general del sistema.reset E control Reset de la máquina de estado.clk E señal Señal de reloj.

idlereset

run

cnt_0

cnt_1

cnt_2

cnt_3

inc_integ

send_mem

wait_Tx_end

enable

trigger

resol

resolresol

resol

mem. completed

integ=integ_set

integ<integ_set

Tx_mem

Tx_ready

FIGURA 3.10: Máquina de estados del controlador lógico para sin-cronizar el sistema general de control y acumulación.

La variable de integración se compone de un numero entero sin signo de 16 bitsy se permite un valor máximo de 65535. En este estado pueden suceder dos cosasque se describen a continuación:

El sistema adquirió, y la variable de integración es menor que la configura-da por el usuario. El sistema pasa al estado run y espera un nuevo pulso detrigger para comenzar la secuencia de adquisición nuevamente.


El sistema alcanzó el valor de integración configurado por el usuario. Luegoel controlador lógico se comunica con la MEF de comunicación con la señalTx_mem. Se transfiere el contenido de la memoria RAM por UART a la PC.

En el estado send_mem la máquina de estado envía un pulso de un ciclo de du-ración de reloj a la máquina de estados de comunicación por medio de la señalTx_mem y pasa al estado wait_Tx_mem. En ese estado permanece hasta que se leenvíe una señal desde el bloque de comunicación reportando que el contenidototal de la memoria se transfirió en su totalidad por la UART. El sistema pasa alestado idle nuevamente y la MEF se prepara para el inicio de una nueva secuencia.

3.5.3. Comunicación

La comunicación entre el módulo FPGA y la PC se controla por medio de unaUART (Universal asynchronous receiver-transmitter) que fue implementada sobre laFPGA mediante una máquina de estados. En la tabla 3.3 se describen las señalesde entrada y salida de la máquina de estados como también una descripción desu función.

TABLA 3.3: Comunicación: descripción de entradas y salidas de lamáquina de estados.

ComunicaciónNombre Tipo E/S Categoría Descripciónclk E señal Señal de relojdata_b E datos Datos desde la RAMaddr_b S direccionamiento Direccionamiento posición de memoria.Tx S datos Transmisión de datos serieRx E datos Recepción de datos serie.reset_in E control Reset de la máquina de estados de comunicación.reset_out S control reset generado por comando vía UART.ena S control Habilitación del controlador lógico vía comando por UART.

tx_mem E controlSeñal desde controlador lógico indica que se inicie transferenciade datos desde memoria RAM.

tx_ready S control Señal que indica finalización de transferencia de datos.intg_s S datos Dato de integración que se envía por UART.res_s S datos Resolución del sistema que se envía por UART.

La UART tiene como función transformar datos paralelos de un tamaño de 1 byteen serie. Estos se transmite por dos líneas, una de transmisión y otra de recepcióna una velocidad de 115200 bits por segundo.

En el trabajo se necesitó adaptar los niveles de tensión en los puertos de entraday salida de la FPGA para realizar la comunicación serie con la PC. Esto se realizópor medio del módulo comercial que fue descripto en la figura 3.6.

En la tabla 3.4 se describen qué terminales de JA se conectan a los pines TxD yRxD del módulo de adaptación de niveles USB-UART.

TABLA 3.4: Conexión de terminales entre el adaptador USB-UART, el conector Pmod JA de la placa y los pines físicos de la

FPGA.

Pin adaptadorUSB-UART

Pin Pmodconector JA

Esquemático Pin FPGA

TxD 1 JA1_P Y18RxD 2 JA1_N Y19


La máquina de estados de comunicación tiene tres funciones específicas:

Habilitar y deshabilitar el sistema de conteo.

Configurar el módulo para su funcionamiento de acuerdo a los requeri-mientos del usuario: resolución, integración.

Transferir datos almacenados en la memoria RAM interna hacia la UARTcuando la integración finalice.

En la figura 3.11 se pueden observar estados con diferentes colores. Los estadosasociados con la configuración del módulo están sombreados en rojo, mientrasque los referidos a la transferencia de datos entre la FPGA y la PC están en colorazul.

En la tabla 3.5 se describe los comandos que pueden ser enviados por UART haciael módulo para su configuración, se describe su función, el código hexadecimalcon un tamaño de un byte, el tipo de dato con el que está asociado y su tamaño.

TABLA 3.5: Comandos disponibles con sus respectivos códigos enhexadecimal.

Comando Código hex. Tipo Tamaño bits

enable 0x65 señal 1reset 0x72 señal 1resol 0x6A entero positivo 8integ 1 0x69 entero positivo 8integ 2 entero positivo 8

Cuando un comando en formato hexadecimal es enviado por la UART hacia laFPGA, la máquina de estados verifica si es una operación válida. Si el comandono es válido el módulo de adquisición no realiza ninguna acción.

Los comandos se pueden dividir en comandos de control como enable para habi-litar el conteo o reset para deshabilitar. Ninguno de ellos tiene asociado un datopara enviar a la FPGA. El comando resol permite configurar la resolución espacialdel sistema y tiene un tamaño de un byte.

El comando integ tiene asociado el envío de dos bytes de datos que son envia-dos en forma consecutiva. El primer byte enviado forma la parte baja del valorintegración y la última la parte alta. La integración del sistema va desde un valormínimo igual a uno hasta 65535. Cada vez que un comando válido es enviado yprocesado la máquina de estados vuelve a su estado inicial idle.

Para la transferencia de datos desde la memoria la figura 3.11 describe un con-junto de cinco estados en color azul. Todos ellos tienen como función manipularlas direcciones de la RAM de puerto dual, realizar la lectura de datos desde lamemoria y luego separar el bloque de datos de 32 bits en 4 bytes de datos paraser enviado por la UART.

El inicio de la transferencia comienza cuando un pulso se envía desde el contro-lador lógico por medio de la señal de control tx_mem. Esta señal permite conocerque la integración de datos entrantes a llegado a su fin y es necesario el envíode datos desde la memoria a la PC. El estado address genera el direccionamientosobre la memoria de puerto dual en forma ascendente desde 0 hasta la posición


idlereset

received

enablereset

resol integ-1

integ-2

address read mem.

Tx data

end Tx

end mem

UART Rx-enable = 1cmd=enable

clk

cmd=reset

clk

cmd=resolclk

cmd=integ

clk

clk

Tx_mem=1

next=read-mem

clk

data

Tx (8 bits - 1 stop bit)

if data<4

addr-i< mem_depthtx_ready

FIGURA 3.11: Máquina de estados para manejo de comunicaciónpor UART y envio de datos hacia la PC.

511. El estado read_mem genera la señal de lectura sobre la memoria y se accedeal dato en el siguiente ciclo de reloj a través de data_b

Los estados Tx data y end Tx descomponen el bloque de 32 bits entre cuatro paraenviar por bytes los datos almacenados. Si la lectura no llegó a su fin la máquinade estados pasa al estado address nuevamente y la posición de memoria es incre-mentada y así otro bloque de datos de la RAM es enviado.

La secuencia termina cuando se realizó la transferencia de la totalidad de la me-moria. La máquina de estados pasa al estado end mem en donde se envía una señalhacia el controlador lógico. Esta señal habilita a que el controlador lógico puedacomenzar una nueva secuencia de conteo al llegar el primer pulso de disparo otrigger.

Cuando los datos son transferidos desde la memoria a la UART, no es posibleenviar ningún otro comando de configuración. Esto es para evitar interrupcioneso discontinuidades en los datos enviados desde el módulo hacia la PC.


3.5.4. Acumulación y direccionamiento de memoria

El proceso de acumulación y direccionamiento permite que los datos provenien-tes desde el banco de contadores sean acumulados. La acumulación es gobernadapor el parámetro de integración integ visto en la sección 3.5.2. La acumulación seproduce en conjunto con la memoria RAM de puerto dual y en sus posiciones dememoria se almacenan los datos que acumulados.

En la tabla 3.6 se describe las señales utilizadas así como el tipo, categoría y unadescripción de su función.

TABLA 3.6: Acumulación y direccionamiento de memoria: des-cripción de entradas y salidas de la máquina de estados.

Acumulación y direccionamientoNombre Tipo E/S Categoría Descripciónclk E señal Señal de relojreset E control Reset de la máquina de estados.int E control Inicialización de la máquina de estados.reg_a E control Indica con qué banco de contadores se trabaja banco 0 y 1reg_b E control Indica con qué banco de contadores se trabaja banco 2 y 3addr_a S direccionamiento Direccionamiento memoria RAM para proceso de acumulaciónclr_cnt_a S control Inicializa los contadores 0 y 1 en ceroclr_cnt_b S control Inicializa los contadores 2 y 3 en cero

sel S controlSeñal que permite seleccionar con que banco de contadoresse realiza la acumulación.

wr_a S control Señal de escritura de datos en memoria RAM.

En este trabajo se eligió un sistema de conteo implementado en base a cuatrocontadores. El sistema de acumulación funciona agrupando los contadores endos grupos, y cada grupo tiene dos contadores de 16 bits.

Un primer grupo tiene los contadores 0 y 1, y el otro el grupo de contadores 2 y3. La implementación se realizó de esta manera para obtener mayor tiempo en elproceso de acumulación y direccionamiento en memoria. El proceso de acumu-lación y direccionamiento demanda una serie de operaciones consecutivas y noparalelas como:

Direccionamiento y lectura del dato en memoria.

Suma del dato desde memoria con el banco de contadores.

Escritura del dato suma en memoria.

Puesta a cero de los contadores por la señal clear para utilizarse en el si-guiente conteo.

Durante el proyecto surgieron varias posibilidades para la implementación de es-ta sección. En principio se había decidido incorporar la acumulación dentro de lamáquina de estado del controlador lógico pero el sistema era complejo debido ala cantidad de estados. Se decidió dividirlo y separarlo para un mejor funciona-miento.

La máquina de estados asociada a la acumulación y direccionamiento de la me-moria RAM es descripta mediante diagramas de estados en la figura 3.12. De lastres máquinas es la que posee menor cantidad de estados.

Luego de un reset, el estado inicial es idle (verde). La máquina se controla por elcontrolador lógico por medio de tres señales:


reg_a.

reg_b.

init.

En la figura 3.12 se ve una simetría en forma de rama que tiene la MEF. La primerrama está asociada a la lectura de datos desde RAM del banco A que contienea los contadores 0 y 1 de la figura 3.8 mientras que el otro banco de contadoresB contiene a los contadores 2 y 3. La función de ambas ramas es similar pero setrabaja sobre diferentes contadores.

idlereset

run

bank_a

sel_a

bank_b

sel_b

adder

wr mem.

clear cnts

enablereg_a

reg_b

FIGURA 3.12: Máquina de estados para control y acumulación dedatos mediante una memoria de doble puerto.

Luego de la lectura de datos desde memoria, se pasa al estado sel. La señal selindica al sumador con que banco de contadores se efectúa la acumulación. Si selse encuentra en estado bajo la suma se realiza con el banco A que contiene a loscontadores 0 y 1. en caso contrario la suma se hace con el banco B que contiene alos contadores 2 y 3.


El estado adder es el estado donde se efectúa la acumulación y finalmente el es-tado wr_mem almacena el resultado acumulado en la posición de memoria quecorresponde.

29

Capítulo 4

Ensayos y Resultados

En este capítulo se describen los ensayos que fueron realizados sobre el sistemapara verificar el cumplimiento de los requerimientos planteados en la sección 2.3.Se explica el modo en que los resultados fueron obtenidos y su análisis.

4.1. Ensayos de módulo con bancos de prueba

En la presente sección se realiza una visualización de los resultados que gene-raron los bancos de prueba. Se describe la simulación sobre tres máquinas deestados (controladores lógico, de comunicación y de acumulación y direcciona-miento). Cada una de las máquinas fue descripta en la sección 3.5.1.

Para evaluar el correcto funcionamiento de los módulos implementados en VHDL(Very High Speed Integrated Circuit), se diseñaron diferentes bancos de prueba.El objetivo de los bancos de prueba es ingresar señales conocidas al dispositi-vo bajo ensayo y verificar si sus salidas corresponden con el valor esperado. Lamayoría de las señales en el presente trabajo son señales lógicas tipo std_logic ystd_logic_vector.

En la figura 4.1a se visualiza en forma vertical (para facilitar la lectura), tres dia-gramas correspondientes cada uno a una máquina de estado específica. Las si-mulaciones se hicieron en ModelSim bajo Linux debido a su velocidad frente a laherramienta Vivado de Xilinx.

No fue posible generar un archivo de salida con los datos numéricos de las seña-les desde ModelSim, para ser manipulados y generar gráficos de mejor calidad.En los gráficos ciertas señales de interés que describen el comportamiento de lamáquina de estados se resaltaron en colores.

En la figura 4.1a se visualiza la máquina de estados del controlador lógico. Elgráfico muestra su simulación. Se remarcan cuatro señales en colores diferentes:

Azul: señal de trigger. Se compone de solo tres pulsos de disparo.

Amarillo: señal fst_intg descripta en tabla 3.2. En la figura 4.1a solo esta ac-tiva alto en la primer adquisición. La señal permite que la primer secuenciade adquisiciones no sea acumulada con el dato almacenado en memoria.

Rojo: señal de habilitación de los contadores. En estado activo se habilitanlos contadores del sistema hasta llegar a la última posición de memoria.En la simulación se observa que mientras está en estado alto el sistema seencuentra contando y acumulando datos en memoria RAM.

30 Capítulo 4. Ensayos y Resultados

Fucsia: se envía señal con un pulso de duración de un ciclo, a la máquinade estado del controlador de comunicaciones, para que comience la transfe-rencia de datos por UART hacia la PC. Esta señal indica que la integraciónconfigurada por el usuario finalizó.

En la figura 4.1b se describe la simulación hecha sobre el módulo de comunica-ción. Se muestra como se inicia la transferencia de datos desde memoria a PC pormedio de la UART. En color amarillo se ingresa al módulo con la señal Tx_memdesde la MEF del controlador lógico. El proceso, una vez que se inicia, no se pue-de detener. Al finalizar la transferencia y ser transmitido el último dato de la me-moria RAM, el sistema envía una confirmación por medio de la señal Tx_ready,que ingresa a la MEF del controlador lógico, para notificar que se puede iniciaruna nueva adquisición.

Por último, en la figura 4.1c se encuentra la simulación sobre la MEF que controlael proceso de direccionamiento y acumulación de datos. En el proceso de imple-mentación visto en el capítulo 3, el banco de cuatro contadores fue separado endos bancos, cada banco con dos contadores. Los contadores fueron numerados de0 a 3. El primer banco se formó con los contadores 0 y 1, y el segundo banco conlos contadores 2 y 3.

La señal de entrada reg_a o reg_b inicia el proceso para cada banco respectivamen-te. Estas señales se generan en la MEF del controlador lógico. En la figura 4.1c seve en líneas con guiones en color amarillo denominada A, como llega el pulsoreg_a (1) para la posición de memoria 2 (2). En ese punto se hace el proceso desuma y acumulación. El dato a la salida del sumador se almacena en RAM pormedio de la señal wr_a (3) y luego se pone a cero los contadores (4), ver tabla 3.6,para ver la descripción completa de las señales involucradas.

4.2. Resultados

La evaluación de resultados y las pruebas de configuración y envío de datos des-de el módulo de adquisición bajo ensayo a la PC, se realizó con el sistema que sevisualiza en la figura 4.2.

En JA se conecta el adaptador de niveles y conversor USB que se vincula con laPC para efectuar la configuración del dispositivo y la transferencia de datos. EnJB se conecta por medio de dos cables la señal de trigger y la señal de entrada aldispositivo ensayado para evaluar el desempeño y analizar los resultados.

Se utiliza una señal de disparo trigger de 500 Hz y una señal de entrada con unafrecuencia constante de 50 MHz para realizar el ensayo. Ambas señales se gene-ran a partir de la frecuencia principal de reloj.

El algoritmo 4.1, está descripto en VHDL y muestra como están instanciados doscontadores lentos que se forman con dos procesos.

La diferencia entre ambos, es que el proceso entre líneas 37 a 55 del código en elalgoritmo 4.1, produce un pulso de salida constante en estado activo una cantidadde pulsos N_aux, que se colocó igual a 30 veces el período de la señal de reloj. Elsegundo proceso entre líneas 60 y 72, produce un pulso de salida cada N_signalperíodos de la señal de reloj.

4.2. Resultados 31

(A)B

anco

depr

ueba

spa

rala

máq

uina

dees

tado

sde

lcon

trol

ador

lógi

co.

(B)B

anco

depr

ueba

spa

rala

máq

uina

dees

tado

sde

com

unic

ació

n.

(C)B

anco

depr

ueba

spa

rala

máq

uina

dees

tado

sde

acum

ulac

ión

ydi

recc

iona

mie

nto.

FIG

UR

A4.

1:Si

mul

ació

nde

tres

máq

uina

sde

esta

dos:

cont

rola

dor

lógi

co4.

1a,c

omun

icac

ión

con

laPC

4.1b

,dir

ecci

onam

ient

oy

acum

u-la

ción

4.1c

.Alg

unas

seña

les

dein

teré

sse

resa

ltar

onpa

raun

am

ejor

visu

aliz

ació

n.


FIGURA 4.2: Imagen del sistema que se utilizó en las pruebas. Ca-bles de conexión rojo y amarillo son las señales de prueba de dis-

paro y de señal de entrada respectivamente.

1

2 −− Módulo para generar señ a l e s de y evaluar requerimientos .3 −− El módulo e s t a in s tan c iad o con e l d i s p o s i t i v o ba jo ensayo4 −− l a f r e c u e n c i a de r e l o j de entrada que se usa es 200 MHz5 −−Señ a l de entrada y de t r i g g e r son s i n c r ó nica con f r e c u e n c i a6 −− de r e l o j .7 l i b r a r y IEEE ;8 use IEEE . s t d _ l o g i c _ 1 1 6 4 . a l l ;9

10

11 e n t i t y t e s t i s12 gener ic (13 −−div isor , señ a l de s a l i d a en t r i g g e r _ t e s t f =500 Hz .14 N_trigger : n a tu ra l := 400000 ;15 −−div isor , señ a l de entra DUT f =50 MHz.16 N_signal : na tur a l : = 4 ;17 −− c i c l o u t i l t r i g g e r _ t e s t , estado a c t i v o =30 per í odos f de r e l o j .18 N_aux : na tu ra l :=3019 ) ;20

21 port (22 c l k _ i : in s t d _ l o g i c ; −− f de entrada = 200 MHz23 t r i g g e r _ t e s t : out s t d _ l o g i c ; −−señ a l t r i g g e r24 s i g n a l _ t e s t : out s t d _ l o g i c −−señ a l de entrada25 ) ;26 end ;27

28 a r c h i t e c t u r e t e s t _ a r q of t e s t i s29

30 s i g n a l t r i g g e r _ t e s t _ s : s t d _ l o g i c ;31 s i g n a l s i g n a l _ t e s t _ s : s t d _ l o g i c ;32

33 begin34 −−Proceso 1 , genera señ a l de s a l i d a que se u t i l i z a como t r i g g e r en DUT35 −− l a f r e c u e n c i a es constante i g u a l a 500 Hz .36

4.2. Resultados 33

37 i n s t _ t r i g g e r : process ( c l k _ i )38 v a r i a b l e count : i n t e g e r range 0 to N_tr igger+N_aux := 0 ;39 v a r i a b l e count_aux : i n t e g e r range 0 to N_aux := 0 ;40 begin41 i f r i s ing_edge ( c l k _ i ) then42 count := count + 1 ;43 i f count >= N_trigger then44 count_aux := count_aux +1;45 t r i g g e r _ t e s t _ s <= ’ 1 ’ ;46 i f count_aux=N_aux−1 then47 count : = 0 ;48 count_aux : = 0 ;49 end i f ;50

51 e l s e52 t r i g g e r _ t e s t _ s <= ’ 0 ’ ;53 end i f ;54 end i f ;55 end process ;56

57 −−Proceso 2 , genera señ a l para entrada a l DUT.58 −−La f r e c u e n c i a es constante i g u a l a 50 MHz59

60 i n s t _ s i g n a l : process ( c l k _ i )61 v a r i a b l e count : i n t e g e r range 0 to N_signal := 0 ;62 begin63 i f r i s ing_edge ( c l k _ i ) then64 count := count + 1 ;65 i f count = N_signal then66 count := 0 ;67 s i g n a l _ t e s t _ s <= ’ 1 ’ ;68 e l s e69 s i g n a l _ t e s t _ s <= ’ 0 ’ ;70 end i f ;71 end i f ;72 end process ;73

74 −−S a l i d a75 t r i g g e r _ t e s t <= t r i g g e r _ t e s t _ s ;76 s i g n a l _ t e s t <= s i g n a l _ t e s t _ s ;77

78 end ;

ALGORITMO 4.1: Código VHDL para la generación de señales dedisparo y de entrada para el DUT (Device Under Test).

4.2.1. Prueba con señales

Para evaluar la funcionalidad del módulo de fotoconteo se realizaron pruebas conlos contadores lentos que fueron descriptos en código VHDL en algoritmo 4.1.El módulo para la generación de señales, se encuentra instanciado en la mismaFPGA, junto con el dispositivo a ensayar.

Se utiliza como entrada una señal de reloj que provee el sistema con una fre-cuencia de 200 MHz y dos salidas trigger_out y signal_out sincronizados con lafrecuencia de reloj que sirve como señales de ensayo.

En la figura 4.3 se visualiza la simulación del módulo de generación de señales.Se pueden ver tres señales, denominadas como frecuencia de reloj, la señal dedisparo y la señal de entrada.


FIGURA 4.3: Banco de pruebas y señales de entrada y salidas parageneración de señal de disparo y entrada al dispositivo ensayado.

Para la configuración del dispositivo y la adquisición de datos desde la PC sedesarrolló una aplicación en Python que reúne cuatro características:

Configurar el dispositivo por medio de UART.

Configurar el dispositivo (resolución, integración, reset y enable).

Transferir datos desde memoria del dispositivo hacia la PC.

Almacenar datos en formato ASCII, el nombre de archivo tiene los datostemporales del momento de la adquisición en formato DDMMAA_HHMMSS.txtdonde:

• DD es el día desde 00 a 31.

• MM es el mes con formato 01 a 12.

• AA es el año.

• HH es la hora en formato 24H.

• MM son minutos desde 00 a 59.

• SS segundos desde 00 a 59.

La aplicación en Python funciona con la biblioteca Pyserial, y se configura con lossiguientes parámetros [24]:

Baudrate: 115200

1 bit stop

No paridad

El análisis de los datos se evaluó en función de los requerimientos del sistema.El sistema posee cuatro variables que controlan su funcionamiento. Dos estánrelacionadas con las entradas física de señales al dispositivo y las otras dos con laconfiguración:

Frecuencia de señal de disparo (trigger).

Frecuencia de señal de entrada.

Resolución del sistema.

Integración del sistema.

Para las pruebas se fija la frecuencia de la señal de disparo y la señal de entradacon valores constantes. Los diferentes ensayos se obtienen al variar los datos deresolución e integración. Los resultados adquiridos por la aplicación en Python sedescriben en las tablas 4.1 y 4.2.

En la tabla 4.1 se evaluaron tres casos diferentes de resolución. La resolución (re-sol) es un número entero que al ser multiplicado por la cantidad de períodos de

4.2. Resultados 35

reloj del sistema, genera una ventana temporal de adquisición. La ecuación 4.1describe la relación entre el valor resol, la frecuencia de reloj y la ventana tempo-ral de adquisición.

WT =resol

Frecreloj(4.1)

donde: resol es la resolución que se representa con un número entero de un byte,Frecreloj es la frecuencia de reloj del sistema, en 200 MHz y WT es el tamaño dela ventana temporal de adquisición en segundos.

Para las pruebas se aplican tres valores de resolución temporal (resol) de 12, 20 y40. Cuando estos valores se calculan con la ecuación 4.1, los resultados se visuali-zan en ns en la tabla 4.1.

Para un valor de integración total de la señal de 10 s, se obtienen los valores decuentas totales, que se visualizan en la segunda fila de la tabla 4.1. Este valor esconstante, porque la señal de entrada con la que se realizó la prueba tiene unafrecuencia de 50 MHz.

TABLA 4.1: Adquisición del módulo de fotoconteo mediante laconfiguración de tres resolucionesWT = 60, 100 y 200 ns y un valor

de integración constante de 10 s.

Resolución variables vs.Integración constante=10 s

Caso 1 Caso 2 Caso 3

Resolución (ns) 60 100 200Valor constante de señal (cuentas) 15000 25000 50000

Los valores de cuentas devueltos por el dispositivo, y que se visualiza en la tabla4.1, a partir de tres diferentes valores de resolución temporal, es coherente con losvalores esperados.

En el caso 1, donde con una resolución temporal de 60 ns y una señal de entradaal dispositivo que tiene una frecuencia constante de 50 MHz y período 20 ns, seobtiene por cada posición de memoria un valor de 3 cuentas. Este valor corres-ponde a los pulsos que el sistema puede contar con una ventana de tiempo de 60ns.

Cuando la señal se integra 10 s, unas 5000 iteraciones debido a que la señal detrigger es de 500 Hz, se obtiene un valor igual al producto entre 3 y 5000 e igual a15000. Los casos demás casos siguen el mismo estudio.

En la tabla 4.2 se evalúan tres casos con un valor de resol constante, igual a 12 querepresenta una resolución temporal de 60 ns y valores variables de integración.

El valor de integración representa un número igual a la cantidad de señales in-dependientes que el sistema es capaz de acumular. La ecuación 4.2 muestra larelación entre la frecuencia de disparo o trigger, el valor de integración y el tiem-po de integración en segundos.

Ti =integ

Frecdisparo(4.2)


donde Ti es el tiempo de integración de la señal de entrada en segundos, integ esun valor entero que representa la cantidad de veces que se acumula la señal antesde enviarse por UART, Frecdisparo es la frecuencia de disparo o trigger.

TABLA 4.2: Adquisición del módulo de fotoconteo mediante laconfiguración de tres valores de integración Ti = 5, 15 y 30 segun-

dos y un valor de resolución temporal de 60 ns.

Integración variables vs.resolución constante 60 ns.

Caso 1 Caso 2 Caso 3

Integración (s) 5 15 30Valor constante de señal (cuentas) 7500 22500 45000

El número de cuentas descripto en ambas tablas 4.1 y 4.2 es un valor promediodel dato que se midió, y que se almacena en un archivo de texto. El resultado escoherente porque la señal de entrada de 50 MHz que se utilizó como ensayo paralas pruebas, es una señal de frecuencia constante, por lo tanto la señal adquiridadebe ser constante.

37

Capítulo 5

Conclusiones

En el presente capítulo se enuncian las conclusiones a las que se arribaron comotambién los pasos a seguir.

5.1. Trabajo realizado

El módulo de adquisición de señales LIDAR, implementado y desarrollado sobreFPGA nació como idea a partir del trabajo realizado en el área del sensado re-moto atmosférico, durante los últimos 15 años. La Carrera de Especialización enSistemas Embebidos de la FIUBA fue una herramienta para alcanzar los objetivosplanteados durante la planificación.

El trabajo se considera satisfactorio ya que se logró desarrollar e implementar unmódulo de adquisición para señales LIDAR por fotoconteo en una FPGA. Laspruebas que se llevaron adelante demuestran que el comportamiento del dispo-sitivo, fue el esperado. Durante el desarrollo se abarcaron conocimientos adqui-ridos en la Carrera de Especialización en Sistemas Embebidos como:

Gestión de proyectos.

Circuitos lógicos programables.

Microarquitecturas y softcores.

Desarrollo de aplicaciones sobre sistemas operativos de propósito general.

Sistemas de control de versiones para la documentación y el diseño de hard-ware.

A partir de los requerimientos que se describieron en la sección 2.3 se resume acontinuación el grado de cumplimiento, y también las dificultades que se presen-taron:

La resolución espacial de adquisición debe ser de 3 m: se alcanzó, a partirde la ecuación 4.1 y la ecuación 6.3, una resolución de 3 m corresponde a unvalor de WT= 20 ns y una resolución (resol) igual a 4.

El sistema debe ser capaz de contar hasta una distancia máxima de 1500 m:se alcanzó, a partir de una RAM de 2 KB y una resolución espacial mínimade 3 m, la altura máxima es 3072 m. Si se varía el valor de resolución espacialy se incrementa hasta su valor máximo en 191,25 m, la altura máxima quealcanza el sistema es 195 Km.

El sistema debe estar compuesto por contadores de 16 bits: se alcanzó, en lafigura 3.9 se visualiza el esquema con contadores de 16 bits.

38 Capítulo 5. Conclusiones

Se debe iniciar el conteo con flanco ascendente en señal de disparo (trigger)pulso positivo de al menos 50 ns: se alcanzó, la simulación presente en lafigura 4.3 y el posterior análisis de resultados demuestran que el sistema sepuede disparar con un pulso mínimo de 50 ns.

El tiempo de integración debe ser variable en función de pulsos de disparoentre 1 y 65535 pulsos de disparo: se alcanzó, la variable de integración tieneun tamaño de 16 bits.

La transferencia de datos se debe realizar vía una UART (Universal Asyn-chronous Receiver-Transmitter): se alcanzó, la UART fue implementada, en sutotalidad sobre la FPGA.

Se deben contar pulsos entre 3,5 y 50 ns desde la señal de entrada: esterequerimiento fue parcialmente alcanzado, debido a la limitación dada porla frecuencia de operación del dispositivo en 200 MHz. El ancho de pulsomínimo que el sistema puede contar es 5 ns.

5.2. Próximos pasos

Si bien se lograron obtener los resultados esperados, es el deseo continuar con eldesarrollo del proyecto, y trabajar en:

Prototipo de placa PCB (Printed Circuit Board) que permita la adaptación deseñales LIDAR a la placa FPGA.

Aumentar la capacidad de almacenamiento del dispositivo.

Explorar otras familias de FPGA.

Simplificar lógica, aumentando la paralelización.

Analizar protocolos de comunicación que permitan mejores desempeños.

39

Capítulo 6

Apéndice A. Introducción a laecuación LIDAR

En este apéndice se desarrolla en profundidad la ecuación fundamental del sis-temas LIDAR. Se explica el significado de cada uno de sus términos y el peso decada término en la señal detectada. Se analiza también la ecuación LIDAR pa-ra comprender mejor la relación entre los aspectos físicos propios del medio endonde se propaga la luz y el prototipo generado.

6.1. Ecuación LIDAR

La ecuación que permite determinar la cantidad de energía dispersada por el me-dio atmosférico y que será luego detectada por el sistema de recepción, es deno-minada ecuación LIDAR en la figura 6.1 se puede tener una primera aproxima-ción separándola en cuatro términos independientes:

P (z) = κG(z)β(z, λ)T12(z) (6.1)

donde el parámetro κ involucra todas las constantes referidas a la eficiencia delos elementos que componen el LIDAR por ejemplo, la eficiencia cuántica de con-versión de los tubos fotomultiplicadores (PMT), eficiencia de rendimiento en losfiltros y lentes utilizados por el sistema de detección. El parámetro G, es funciónde la altura y está relacionado con un aspecto geométrico que todos los sistemasLIDAR poseen.

El factor β(z, λ) es denominado factor de retrodispersión, y es dependiente tantode la longitud de onda emitida por el láser como de la altura.T12(z) es el términode transmisión y define como la luz emitida es atenuada por el medio atmosféricoa una distancia dos veces z, siendo z la altura con respecto al nivel del mar. Si elsistema LIDAR se encuentra por encima del nivel del mar, el coeficiente de trans-misión a la altura z, será función también de la altura z0. El subíndice 12 define latransmisión en ambos sentidos, ascendente y descendente respectivamente.

Cuando un pulso de luz láser es emitido hacia la atmósfera, la señal LIDAR quecomienza a detectarse tiene un tiempo de retraso con respecto a la emisión. Esteretraso es debido a que el telescopio usado como receptor para detectar la se-ñal tiene un campo de visión limitado (función solapamiento). Recién cuando elpulso emitido entra en el campo de visión del telescopio, se puede realizar ladetección completa de la señal LIDAR. Los dos últimos parámetros están deter-minados por la atmósfera y en forma a priori son desconocidos.

40 Capítulo 6. Apéndice A. Introducción a la ecuación LIDAR

Si se realiza un análisis de cada término podemos comenzar a escribir el términoconstante κ como [7]:

κ = P0cτ

2Aη (6.2)

en donde P0 es la potencia promedio del pulso láser y τ es la duración del pulso.Así E0 = P0τ es la energía del pulso y cτ es la longitud del volumen iluminadopor el pulso láser en un instante de tiempo. A es el área del telescopio, respon-sable de la recolección de la señal a detectar, y η define la eficiencia del sistema.Este factor incluye todas las eficiencias tanto del transmisor como del receptor.El factor 1

2 aparece por el aparente solapamiento del pulso láser en el proceso deretrodispersión como puede verse en la figura 6.1.

FIGURA 6.1: Geometría básica en un sistema LIDAR. La divergen-cia del haz láser se encuentra en el interior del campo de visión

del telescopio1.

Cuando un pulso de emisión láser es enviado a la atmósfera la señal detectadaproviene de una distancia z1 = ct/2. Al mismo tiempo también se recibe la luz dela parte inferior del pulso proveniente de una distancia z2 = c(t− τ)/2 haciendola diferencia entre z1 y z2:

1Adaptado de [7]

6.1. Ecuación LIDAR 41

∆z = z1 − z2 =ct

2(6.3)

donde ct/2 es llamado longitud del volumen de dispersión que es la porción deluz retrodispersada en un instante de tiempo t. La energía del láser es E0, se uti-liza para expresar la potencia promedio del mismo como:

P0 = E0frep (6.4)

donde frep es la frecuencia de repetición del láser. En cuando al factor geométricoque se incluyo en la ecuación 6.1, se define como:

G(z) =O(z)

z2(6.5)

donde O(z) tiene en cuenta la interacción del haz láser con el área de recepcióndel telescopio y se denomina función de solapamiento u overlap. El término cua-drático de la distancia en su denominador se debe a que la señal LIDAR decrececon la distancia al cuadrado debido a que el área de recepción del telescopio esuna parte de la superficie de una esfera con radio z y que encierra al volumen dedispersión.

Por ejemplo un material dispersor isotrópico a una distancia z del emisor, el áreadel telescopio A captará una porción de la intensidad total Is dispersada en unángulo sólido 4φ igual a:

IcIs

=A

4πR2(6.6)

En otras palabras, el ángulo sólido A/4π es el ángulo de visión del LIDAR parala luz dispersada desde una distancia z. El factor 4π no aparece en la ecuaciónLIDAR porque se cancela con la definición del coeficiente de retrodispersión βdefinido en la ecuación 6.7.

El factor responsable en el gran rango dinámico de la señal LIDAR es el factorz−2 . Si por ejemplo se detecta una señal con O(z) = 1 a una distancia de 10 m, laseñal tendrá 6 órdenes de magnitud más bajo a una distancia de 10 km, solo porefecto del factor geométrico.

La atenuación de la señal LIDAR debido a factores geométricos de diseño puedeser observado en la figura 6.2, donde una función arbitraria O(z) es colocada enlínea punteada con el factor z−2.

42 Capítulo 6. Apéndice A. Introducción a la ecuación LIDAR

FIGURA 6.2: Influencia de la función de solapamiento (Overlap),en la dinámica de la señal LIDAR2.

La señal LIDAR resultante estará afectada en la parte más baja (para este casopara distancias menores a 1 km) por una atenuación de varios órdenes de magni-tud. En la mayoría de los casos prácticos la atmósfera también causa una dismi-nución de intensidad en la señal LIDAR. El coeficiente de retrodispersión β(z, λ),es el principal parámetro atmosférico relacionado con la intensidad de la señalLIDAR. Está compuesto por dos términos y describe la porción de energía de luzdispersada en todas las direcciones por moléculas y aerosoles. En forma analíticael coeficiente de retrodispersión total puede ser expresado como:

β(z, λ) = βmol(z, λ) + βaer(z, λ) (6.7)

donde los subíndices mol y aer son referidos al tipo de coeficiente de dispersiónde que se trata, sean moléculas u aerosoles respectivamente. Para el caso molecu-lar la mayor parte de la dispersión es causada por las moléculas de nitrógeno yoxígeno las cuales son mayoritarias en la composición de la atmósfera. Cada tér-mino de la ecuación 6.7 puede ser expresado en función del tipo de concentraciónque exista en la región iluminada por el pulso láser Nj a una determinada altura.El coeficiente de retrodispersión se calcula como el producto de la concentraciónde un tipo de elemento por la sección diferencial de dispersión:

β(z, λ) =n∑j

Nj(z)dσj,disp(π, λ)

dΩ(6.8)

donde dσj,disp(π,λ)dΩ es la sección diferencial de absorción del elemento j. Si se asume

que todos los tipos de elementos dentro del volumen iluminado son dispersados,la concentración de un elemento estará dada en unidades de m−3 y la seccióneficaz diferencial de retrodispersión tendrá unidades dem−2sr−1.

2Adaptado de [7]

6.1. Ecuación LIDAR 43

Por último se analiza el término de transmisión de la ecuación 6.1. Se consideraque la fracción de luz atenuada a una altura z„ el término de transmisión varíaentre 0 y 1 y está dado por:

T12(z, λ) = e−2∫ z

0α(z,λ)dz (6.9)

Este término es la ley de Lambert-Beer-Bouguer. La integral del término expo-nencial considera la distancia entre la superficie terrestre (nivel del mar) y z. Eltérmino 2 tiene en cuenta los dos caminos realizados por el pulso láser (ascensoy descenso), y por tal motivo el coeficiente de transmisión está expresado con elsubíndice 12. La suma sobre todas las pérdidas por transmisión es llamada ex-tinción, y α(z, λ) el coeficiente de extinción. El mismo es definido en una formasimilar al coeficiente de retrodispersión, es decir el producto entre la concentra-ción y la sección eficaz de extinción σj,ext para cada tipo de dispersor j:

α(z, λ) =n∑i

nj(z)σj,ext(λ) (6.10)

La extinción puede ocurrir por la dispersión y la absorción de la radiación, pro-ducida tanto por las partículas como por las moléculas. Este coeficiente puede serescrito como la suma de cuatro términos. En la ecuación 6.11 y a modo de simpli-ficar, se hace referencia a la extinción total como la suma de la extinción moleculary la aerosólica (αmol y αaer). Ambos coeficientes tienen involucrados los procesosde extinción por dispersión y absorción, tanto de moléculas como de aerosolesrespectivamente:

α(z, λ) = αmol + αaer = αmol,disp + αmol,abs + αaer,disp + αaer,abs (6.11)

donde los subíndices disp y abs indican dispersión y absorción, y el subíndice moly aer, se refiere a moléculas y aerosoles respectivamente. Debido a la dispersión,en todas las direcciones contribuye a la extinción de la radiación, la sección eficazde dispersión junto con la sección eficaz de absorción forma la sección eficaz deextinción y esta dada por la ecuación 6.12:

σext(λ) = σdisp(λ) + σabs(λ) (6.12)

Como se indica explícitamente en las ecuaciones 6.8 y 6.6 dependen de la longitudde onda de la radiación láser. Esta dependencia espectral está determinada por eltamaño, índice de refracción y la forma de las partículas dispersoras.

Se reescribe cada cada término de la ecuación 6.1, y se obtiene la ecuación generalLIDAR dada por la ecuación 6.13:

P (z, λ) = P0cτ

2Aη

O(z)

z2β(z, λ)e−2

∫ z

0α(z,λ)dz (6.13)

45

Bibliografía

[1] EA Johnson y col. «The measurement of light scattered by the upperatmosphere from a search-light beam». En: JOSA 29.12 (1939),págs. 512-517.

[2] EH Synge. «XCI. A method of investigating the higher atmosphere». En:The London, Edinburgh, and Dublin Philosophical Magazine and Journal ofScience 9.60 (1930), págs. 1014-1020.

[3] R Bureau. «Measures en Météorologie». En: Meteorologie 3 (1946), pág. 292.[4] Theodore H Maiman. «Stimulated optical radiation in ruby». En: nature

187.4736 (1960), págs. 493-494.[5] FJ McClung y RW Hellwarth. «Giant optical pulsations from ruby». En:

Journal of Applied Physics 33.3 (1962), págs. 828-829.[6] G Fiocco y LD Smullin. «Detection of scattering layers in the upper

atmosphere (60–140 km) by optical radar». En: Nature 199.4900 (1963),págs. 1275-1276.

[7] Claus Weitkamp. Lidar: range-resolved optical remote sensing of theatmosphere. Vol. 102. Springer Science & Business, 2006.

[8] H Inaba. «laser monitoring of the Atmosphere». En: Topics in AppliedPhysics. Vol. 14. Springer-Verlag Berlin, 1976.

[9] R Jones, CJ Oliver y ER Pike. «Experimental and theoretical comparison ofphoton-counting and current measurements of light intensity». En: Appliedoptics 10.7 (1971), págs. 1673-1680.

[10] Bernd Mielke. «How can Licel help the ATMOHEAD community?» En:EPJ Web of Conferences. Vol. 89. EDP Sciences. 2015, pág. 04002.

[11] URL: https://www.ortec-online.com/products/electronics/counters-timers-rate-meter-and-multichannel-scaling-mcs/easy-mcs.

[12] URL: http://www.lalinet.org/.[13] Wolfgang Becker. Advanced time-correlated single photon counting techniques.

Vol. 81. Springer Science & Business Media, 2005.[14] EP Buurman y col. «Fluorescence lifetime imaging using a confocal laser

scanning microscope». En: Scanning 14.3 (1992), págs. 155-159.[15] HC Gerritsen y col. «Fluorescence lifetime imaging in scanning

microscopes: acquisition speed, photon economy and lifetime resolution».En: Journal of microscopy 206.3 (2002), págs. 218-224.

[16] Toshiyuki Okayasu, Satoshi Takeuchi y Shinichiro Nagai. «Fastmultichannel scaler». En: IEEE Transactions on Nuclear Science 34.1 (1987),págs. 115-118.

[17] En: ().[18] Marek Zielinski, Krzysztof Karasek y Roman S Dygdala. «Fast, real-time

multichannel scaler, construction and applications». En: Review of scientificinstruments 67.9 (1996), págs. 3325-3331.

[19] URL: https://store.digilentinc.com/fpga-development-boards-kits-from-digilent/.

https://www.ortec-online.com/products/electronics/counters-timers-rate-meter-and-multichannel-scaling-mcs/easy-mcs

https://www.ortec-online.com/products/electronics/counters-timers-rate-meter-and-multichannel-scaling-mcs/easy-mcs

http://www.lalinet.org/

https://store.digilentinc.com/fpga-development-boards-kits-from-digilent/

https://store.digilentinc.com/fpga-development-boards-kits-from-digilent/

46 Bibliografía

[20] Tatsuo Shiina. «High-Speed and High-Resolution Photon Counting forNear-Range Lidar». En: Photon Counting: Fundamentals and Applications(2018), pág. 243.

[21] INC DIGILENT. Digilent Pmod interface specification. 2011.[22] 7 Series FPGAs Clocking Resources. UG472 (v1.14). Xilinx. 2018.[23] Pong P Chu. FPGA prototyping by VHDL examples: Xilinx Spartan-3 version.

John Wiley & Sons, 2011.[24] Chris Liechti. «PySerial documentation». En: Versión: 2.6, Diciembre 2011

(2016).

Desarrollo de un módulo por fotoconteo para sensado remoto...

Documents

Transcript of Desarrollo de un módulo por fotoconteo para sensado remoto...